使用HDL编码器生成代码实现Starc和DO-254合规性

本文解释了如何实现半导体技术学术研究中心（STARC）设计风格指南和DO-254使用HDL Coder™和基于模型的设计标准。HDL编码器生成独立的，可综合的Verilog^®和VHDL^®来自MATLAB的代码^®功能，模拟金宝app^®模型和状态流^®图表。生成的HDL代码对源设计是位的和周期精确的，并且可以针对FPGA和ASIC，以进行原型设计和生产。

该文章概述了使用HDL编码器生成符合标准的ASIC和FPGA设计涉及的重大步骤，并解释了如何使用HDL编码器功能来增强和促进合规性测试的关键阶段硬件设计工作流程。

本文发表在EDN网络。

阅读全文。