Xilinx Zynq支金宝app持HDL Coder

为Zynq SoC的FPGA部分生成代码

高密度脂蛋白编码器™金宝appXilinx支持包^®Zynq^®平台支持生成IP核金宝app，可以使用Xilinx Vivado集成到FPGA设计中^®设计套件，或Xilinx ISE设计套件。

与…结合使用时嵌入式编码器^®金宝appXilinx Zynq平台支持包，该解决方案可用于Xilinx Zynq设备和平台上的仿真、原型设计、验证和实现的硬件/软件工作流程。这使得更容易将基于模型的设计集成到您的工作流程中，支持快速的设计迭代周期，并帮助您及早检测和纠正设计和规范错误。

支持以下Xilinx评估板和工具包:金宝app

从Zynq开始

硬件的名字	描述
ZedBoard以Zynq全可编程SoC为特色	Xilinx Zynq全可编程SoC的低成本开发板
Xilinx Zynq所有可编程SoC ZC702评估试剂盒	功能齐全的Zynq评估工具包，具有广泛的功能集和丰富的I/O可扩展性。基于Z-7020 Zynq设备．
Xilinx Zynq所有可编程SoC ZC706评估试剂盒	高性能Zynq评估套件Z-7045 Zynq设备．
Xilinx Zynq UltraScale+ MPSoC ZCU102评估试剂盒	评估试剂盒基于Xilinx Zynq UltraScale+ EG系列的设备
Xilinx Versal AI核心系列VCK190评估试剂盒	评估试剂盒基于Xilinx Versal AI核心系列的设备

还可以指定自定义Zynq目标(需要MATLAB R2015a及以上版本)。

看到硬件支持包系统要求金宝app表当前和以前的版本、发行版和平台可用性。