率转换

处理以不同速率运行的块之间的数据传输

展开全部页面

库:
金宝appSimulink /信号属性
HDL编码器/信号属性

描述

的率转换Block将数据从一个速率运行的块的输出传输到另一个速率运行的块的输入。使用块参数来交换数据完整性和确定性传输，以获得更快的响应或更低的内存需求。要了解数据完整性和确定性数据传输，请参见数据传输问题(金宝app仿真软件编码器)．

转换处理选项

转换处理选项	块参数设置
数据完整性确定性数据传输最大延迟	选择: 在数据传输过程中，保证数据的完整性确保确定的数据传输
数据完整性不确定的数据传输最小的延迟更高的内存要求	选择: 在数据传输过程中，保证数据的完整性明确: 确保确定的数据传输
数据完整性的潜在损失不确定的数据传输最小的延迟较低的内存要求	明确: 在数据传输过程中，保证数据的完整性确保确定的数据传输

块参数设置

数据完整性
确定性数据传输
最大延迟

选择:

在数据传输过程中，保证数据的完整性
确保确定的数据传输

数据完整性
不确定的数据传输
最小的延迟
更高的内存要求

选择:

在数据传输过程中，保证数据的完整性

明确:

确保确定的数据传输

数据完整性的潜在损失
不确定的数据传输
最小的延迟
较低的内存要求

明确:

在数据传输过程中，保证数据的完整性
确保确定的数据传输

依赖关系

的行为率转换Block依赖于:

块连接到的端口的示例时间(参见同步采样时间的影响而且异步采样时间的影响）
源和目标示例时间的任务优先级(请参阅采样时间属性在Simuli金宝appnk中^®文档)
该模型是否指定了固定步长或可变步长求解器(参见解决比较在Simuli金宝appnk文档中)
模型配置参数设置设备供应商而且设备类型(见设备配置的影响）

块标签

控件上出现一个标签率转换块来指示模拟行为。

标签	块的行为
`ZOH`	充当零订单的货仓
`1 / z`	作为一个单位延迟
`缓冲区`	在信号量控制下将输入复制到输出
`Db_buf`	使用双缓冲区将输入复制到输出
`3缓冲区`	使用三重缓冲区将输入复制到输出
`复制`	不受保护的输入到输出的拷贝
`无操作`	什么也不做
`混合`	扩展到具有不同行为的多个块
`RT`	表示使用调度编辑器时分区之间的数据传输。有关使用日程编辑器的详细信息，请参见使用日程编辑器．
`内存`	内存模式。当块处于内存模式时确保确定的数据传输(最大延迟)是`从`.1975689

块行为标签显示了确保以不同速率运行的任务之间安全传输数据的方法。您可以使用采样时间颜色功能(参见查看采样时间信息)以显示各块桥接的相对速率。例如，考虑以下情况模型：

采样时间颜色和块行为标签显示:

的率转换图顶部的块在快速到慢速转换中充当零阶保持器。
的率转换图底部的块充当从慢到快转换中的单元延迟。

有关更多信息，请参见处理速率转换(金宝app仿真软件编码器)．

同步采样时间的影响

下表总结了当输入和输出端口的采样次数(整数而且outTs)是周期性的，或同步的。

块设置		块标签
率转换	速率转换块的条件	数据完整性和确定性	只有数据完整性	没有数据完整性或确定性
`整数`＝`outTs` (等于)	`inTsOffset`<`outTsOffset`	(没有错误)	`缓冲区`	`复制`或`无操作`(见表后附注)
	`inTsOffset`＝`outTsOffset`	`复制`或`无操作`(见表后附注)	`复制`或`无操作`(见表后附注)
	`inTsOffset`>`outTsOffset`	(没有错误)	`Db_buf`
`整数`<`outTs` (快到慢)	`整数`＝`outTs / N` `inTsOffset`，`outTsOffset`= 0	`ZOH`	`缓冲区`
	`整数`＝`outTs / N` `inTsOffset`≤`outTsOffset`	(没有错误)	`缓冲区`
	`整数`＝`outTs / N` `inTsOffset`>`outTsOffset`	(没有错误)	`Db_buf`
	`整数`≠`outTs / N`	(没有错误)	`Db_buf`
`整数`>`outTs` (慢到快)	`整数`＝`outTs * N` `inTsOffset`，`outTsOffset`= 0	`1 / z`	`Db_buf`
	`整数`＝`outTs * N` `inTsOffset`≤`outTsOffset`	(没有错误)
	`整数`＝`outTs * N` `inTsOffset`>`outTsOffset`	(没有错误)
	`整数`≠`outTs * N`	(没有错误)
关键 `整数,outTs`:输入、输出端口采样次数 `inTsOffset, outTsOffset`:输入和输出端口的采样时间偏移量 `N`:整数值>

当你选择块减少参数。复制减少到无操作．没有发生代码生成率转换块无操作标签。若要防止在块减少时减少块，请向块输出添加一个测试点(请参阅将信号配置为测试点在Simuli金宝appnk文档中)。

异步采样时间的影响

下表总结了当输入或输出端口的采样时间(整数或outTs)不是周期性的，也不是异步的。

块设置	块标签
块设置	数据完整性和确定性	只有数据完整性	没有数据完整性或确定性
`整数`＝`outTs`	`复制`	`复制`	`复制`
`整数`≠`outTs`	(没有错误)	`Db_buf`	`复制`
关键 `整数,outTs`:输入、输出端口采样次数

设备配置的影响

如果设置模型配置参数设备供应商而且设备类型指定支持原子数据加载和存储操作的硬件，当目标金宝app硬件支持正在传输的信号的数据类型的原子加载和存储操作时，代码生成器优化生成的速率转换代码。代码生成器利用硬件数据加载和存储功能，将异步任务之间的双缓冲代码替换为执行单个内存复制的代码。

港口

输入

全部展开

`Port_1`-输入信号
标量|向量|矩阵| N-D数组

输入信号转换为新的采样率，指定为标量、矢量、矩阵或N-D数组。要了解使您能够以数据完整性和确定性传输换取更快响应或更低内存需求的块参数，请参见转换处理选项．

数据类型:单|双|一半|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点|枚举|公共汽车

输出

全部展开

`Port_1`-输出信号
标量|向量|矩阵| N-D数组

输出信号是输入信号转换为您指定的采样率。默认配置确保数据传输的安全性和确定性。要了解使您能够以数据完整性和确定性传输换取更快响应或更低内存需求的块参数，请参见转换处理选项．

数据类型:单|双|一半|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点|枚举|公共汽车

参数

全部展开

`在数据传输过程中，保证数据的完整性`-确保数据完整性
`在`(默认)|`从`

选中此复选框将生成代码，以确保块传输数据时的数据完整性。如果您选中此复选框，而传输是不确定的(请参阅确保确定的数据传输)，根据输入速率和输出速率的优先级，生成的代码使用适当的算法，使用单个或多个缓冲区来保护数据传输过程中的数据完整性。

否则,率转换块要么减少，要么使用复制操作生成代码来影响数据传输。这种不受保护的模式消耗较少的内存。但是复制操作也是可中断的，这可能导致数据传输过程中数据完整性的损失。如果希望生成的代码以最大的响应性(即不确定性)和数据完整性运行，则选中此复选框。有关更多信息，请参见速率转换块选项(金宝app仿真软件编码器)．

编程使用

块参数:完整性

类型:特征向量

价值观:'off' | 'on'

默认值:“上”

`确保确定的数据传输(最大延迟)`—确保数据传输的确定性
`在`(默认)|`从`

选择此复选框将生成以较慢块的采样速率传输数据的代码，即确定性代码。如果不选中此复选框，则当源块中有新数据可用且接收块已准备好接收数据时，将发生数据传输。您可以避免传输延迟，从而确保系统以最大响应性运行。然而，传输可能不可预测地发生，这在某些应用程序中是不可取的。有关更多信息，请参见速率转换块选项(金宝app仿真软件编码器)．

编程使用

块参数:确定的

类型:特征向量

价值观:'off' | 'on'

默认值:“上”

`初始条件`-初始条件
`0`(默认)|标量|向量|矩阵| N-D数组

此参数仅适用于从慢到快的转换。方法的初始输出率转换块在过渡开始时，当没有输出信号时，由于没有输入信号来自连接到输入端的慢块率转换块。金宝appSimulink不允许此块的初始输出正或南．指定的值必须是标量，或者与输入信号具有相同的维数。

编程使用

块参数:InitialCondition

类型:特征向量

价值观:有限的标量

默认值:' 0 '

`输出端口采样时间选项`—输出端口采样时间指定方式
`指定`(默认)|`继承`|`输入端口采样时间的倍数`

指定输出端口采样时间的设置模式。选项是:

指定-允许您使用输出端口采样时间参数指定速率转换块将其输入速率转换到的输出速率。
继承—“速率转换”块从输出端口连接的块继承一个输出速率。
输入端口采样时间的倍数-允许您使用采样时间倍数(>0)参数指定速率转换块输出速率为其输入速率的倍数。

如果您选择继承所有连接到输出端口的块也继承采样时间，以模型中最快的采样时间为准。

编程使用

块参数:OutPortSampleTimeOpt

类型:特征向量

价值观:指定' | '继承' | '输入端口采样时间倍数'

默认值:“指定”

`输出端口采样时间`-产量
`－1`(默认)|标量|向量

输入一个值，该值指定块将输入速率转换为的输出速率。默认值(－1)指定率转换Block从输出端口所连接的块继承输出速率。看到指定采样时间有关如何指定输出速率的信息。

依赖关系

若要启用该参数，请设置输出端口采样时间选项来指定．

编程使用

块参数:OutPortSampleTime

类型:特征向量

价值观:标量|向量

默认值:' 1 '

`采样时间倍数(>0)`-采样时间倍数
`1`(默认)|正标量

输入一个正数值，输出速率为输入端口采样时间的倍数。默认值(1)指定输出速率与输入速率相同。值为0．5指定输出速率为输入速率的一半。值为2指定输出速率是输入速率的两倍。

依赖关系

若要启用该参数，请设置输出端口采样时间选项来输入端口采样时间的倍数．

编程使用

块参数:OutPortSampleTimeMultiple

类型:特征向量

价值观:标量

默认值:' 1 '

模型的例子

在连续时间和离散时间之间转换信号

的sldemo_fuelsys模型展示了如何使用速率转换块在连续时间和离散时间之间转换信号。

开放模式

块特征

数据类型	`布尔`\|`公共汽车`\|`双`\|`枚举`\|`不动点`\|`一半`\|`整数`\|`单`
直接引线	`是的`
多维信号	`是的`
适应信号	`没有`
讨论二阶导数过零检测	`没有`

扩展功能

C/ c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

生成的代码依赖于memcpy或memset函数(string.h)在某些条件下。
不能在触发的子系统层次结构中使用。
为并发程序生成的代码是特定于平台的，并且假定部署平台和主机平台是相同的。

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

HDL Coder™提供了影响HDL实现和合成逻辑的配置选项。

最佳实践

当率转换块是在快的输入速率和慢的输出速率下运行的，这是很好的做法率转换用单位延迟阻塞。这样做可以防止代码生成器在HDL代码中插入额外的旁路寄存器。另请参阅HDL代码生成的多速率模型要求(高密度脂蛋白编码器)．
的“块参数”对话框中，对输入信号进行上采样而不引起单位延迟率转换布洛克:
- 清除在数据传输过程中，保证数据的完整性复选框。
  清除此复选框将隐藏确保确定的数据传输(最大延迟)复选框。
- 配置块的输出端口采样时间为输入端口采样时间的整数倍。指定的分数值1 / n为采样时间倍数,在那里n整数形式。如果采样时间倍数使用值1 / n，可以为block参数选择任意值输出端口采样时间选项。
请注意

当对输入信号进行下采样时，留下在数据传输过程中，保证数据的完整性而且确保确定的数据传输(最大延迟)选中复选框。这种模式在HDL代码中生成一个额外的旁路寄存器。

另请参阅使用速率变化和常数块(高密度脂蛋白编码器)．

限制

采样率不能为0或正用于块输入或输出端口。

高密度脂蛋白架构

这个块有一个默认的HDL架构。

HDL块属性

ConstrainedOutputPipeline	通过在设计中移动现有延迟来放置在输出端的寄存器数量。分布式管道不会重新分发这些寄存器。默认为`0`．详情请参见ConstrainedOutputPipeline(高密度脂蛋白编码器)．
InputPipeline	要在生成的代码中插入的输入管道阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认为`0`．详情请参见InputPipeline(高密度脂蛋白编码器)．
OutputPipeline	要在生成的代码中插入的输出管道阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认为`0`．详情请参见OutputPipeline(高密度脂蛋白编码器)．
AsyncRTAsWire	将异步速率转换映射为连线。当输出端口采样时间具有非整数值，则认为是异步速率。启用AsyncRTAsWire选项，当这种异步速率出现在速率转换块时生成连接。依赖关系:时，此选项才可用在数据传输过程中，保证数据的完整性而且确保确定的数据传输参数被翻转`从`．

请注意

在将异步速率转换映射为连线时，您可能会看到Simulink和代码生成结果之间的数值不匹配。金宝app

复杂数据支持金宝app

此块支持复杂信号的代码金宝app生成。

定点转换
使用定点设计器设计和模拟定点系统。

版本历史

R2006a之前介绍

另请参阅

探针|加权采样时间

率转换

描述

转换处理选项

依赖关系

块标签

同步采样时间的影响

异步采样时间的影响

设备配置的影响

港口

输入

Port_1-输入信号标量|向量|矩阵| N-D数组

输出

Port_1-输出信号标量|向量|矩阵| N-D数组

参数

在数据传输过程中，保证数据的完整性-确保数据完整性在(默认)|从

编程使用

确保确定的数据传输(最大延迟)—确保数据传输的确定性在(默认)|从

编程使用

初始条件-初始条件0(默认)|标量|向量|矩阵| N-D数组

编程使用

输出端口采样时间选项—输出端口采样时间指定方式指定(默认)|继承|输入端口采样时间的倍数

编程使用

输出端口采样时间-产量－1(默认)|标量|向量

依赖关系

编程使用

采样时间倍数(>0)-采样时间倍数1(默认)|正标量

依赖关系

编程使用

模型的例子

在连续时间和离散时间之间转换信号

块特征

扩展功能

C/ c++代码生成使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

定点转换使用定点设计器设计和模拟定点系统。

版本历史

另请参阅

主题

`Port_1`-输入信号
标量|向量|矩阵| N-D数组

`Port_1`-输出信号
标量|向量|矩阵| N-D数组

`在数据传输过程中，保证数据的完整性`-确保数据完整性
`在`(默认)|`从`

`确保确定的数据传输(最大延迟)`—确保数据传输的确定性
`在`(默认)|`从`

`初始条件`-初始条件
`0`(默认)|标量|向量|矩阵| N-D数组

`输出端口采样时间选项`—输出端口采样时间指定方式
`指定`(默认)|`继承`|`输入端口采样时间的倍数`

`输出端口采样时间`-产量
`－1`(默认)|标量|向量

`采样时间倍数(>0)`-采样时间倍数
`1`(默认)|正标量

C/ c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

定点转换
使用定点设计器设计和模拟定点系统。