简化的流媒体协议

地图设计测试(DUT)港口AXI4-Stream接口,使用简化AXI4-Stream协议。你不需要模型实际AXI4-Stream协议,而是可以使用简化的协议。当您运行这个IP核心代工作流,HDL代码生成包装器包含逻辑简化协议之间的转换和实际AXI4-Stream协议。简化协议需要更少的协议信号,简化了握手机制有效的和准备好信号,并支持任意长度的爆发。金宝app

使用简化AXI4-Stream协议读写事务。当你想生成一个AXI4-Stream接口IP核,在你DUT接口,实现这些信号:

可选地,当你标量DUT端口映射到一个AXI4-Stream接口,您可以建模这些信号:

数据和有效信号

数据信号有效时,有效信号是断言。这个图表说明了数据和有效信号根据简化的流媒体协议之间的关系。当您运行的IP核心代工作流,在高密度脂蛋白HDL编码增加了流接口模块IP核心翻译充分简化协议AXI4-stream协议。在这幅图像中,时钟信号clk。

模型数据和有效信号金宝app

例如,您可以直接将有效信号连接到启用端口。

你也可以使用一个控制器DUT,生成一个启动信号子系统启用。

准备好信号(可选)。下游组件使用背压向上游组件他们并不准备接收数据。DUT的AXI4-Stream接口可以包含一个准备好信号。使用现成的信号:

当你使用一个流媒体频道,默认情况下,高密度脂蛋白编码器生成准备好信号和逻辑处理背压。背压的逻辑关系向DUT准备好信号使信号。当输入的主人准备好信号低,DUT是禁用的,奴隶就绪信号和输出驱动的低。因为高密度脂蛋白编码器生成背压逻辑和准备好信号,当你使用一个流媒体渠道,准备好信号模型是可选的,你不需要这个信号在DUT端口。

当您使用多个流媒体渠道,高密度脂蛋白编码器生成一个现成的信号,不产生背压的逻辑。DUT,有多个流媒体渠道:

没有背压的逻辑可能导致数据被删除。避免数据丢失和应用背压对奴隶接口或应对背压在你的设计从主界面:

当你不准备好信号模型,设置目标接口任务显示一个警告,提供接口,需要准备好港口的名称。如果你的设计不需要应用或应对压力,忽略这个警告。

AXI4-Stream输入

这张图片说明了数据之间的时间关系,有效的,根据简化的流媒体协议准备好信号。在这幅图像中时钟clk。AXI4-Stream奴隶模块发送DataIn和ValidIn信号后,主张从DUT ReadyIn信号。这是由数据包A、B、D、E的形象。ReadyIn信号下降时,模块总是发送一个DataIn ValidIn信号。这是由数据包C的形象。模型ReadyIn信号时,DUT必须能够接受一个值后de-asserting准备好信号。

例如,如果你有一个先进先出(FIFO)在你的DUT存储一帧数据,将反压力应用到上游组件,模型准备好信号基于FIFO几乎完整的信号。

AXI4-Stream输出

这张图片说明了数据之间的时间关系,有效的,根据简化的流媒体协议准备好信号。在这幅图像中时钟clk。你可以发送DataOut和AXI4-Stream ValidOut信号主模块维护ReadyOut之后的信号。这是由数据包A, B, E, F, G的形象。你可以发送一个DataOut ValidOut信号后ReadyOut信号下降。这是由数据包C的形象。你只能发送一个额外的包后ReadyOut信号下降,后续的数据包将会下降,直到准备好信号再次断言。这是由数据包D的形象。

可选一个周期延迟有效和准备好信号之间的简化流媒体协议允许您使用一个典型的或第一个词失败(FWFT) FIFO来处理来自下游组件的反压力。

下游反压力处理FWFT FIFO

您可以使用一个FWFT FIFO存储一帧的数据和处理来自下游组件的背压ValidOut信号建模为ReadyOut和FIFO非空。

使用一个为DUT FWFT FIFO有零延迟的上游和下游组件之间的信号。这张图片显示了时间的数据之间的关系,有效的,准备好信号。时钟信号是clk。

下游反压力处理与经典的FIFO

如果你DUT使用经典的FIFO存储一帧的数据,模型ValidOut信号ReadyOut和FIFO不是空的。

这张图片显示了时间的数据之间的关系,有效的,准备好信号。时钟信号是clk。

如果你不准备好信号模型,高密度脂蛋白编码器产生的信号和相关的背压的逻辑。当您生成的IP核心,在高密度脂蛋白HDL编码增加了流接口模块IP核心翻译充分简化协议AXI4-Stream协议。

TLAST信号(可选)。DUT的AXI4-Stream界面可以选择TLAST信号模型,用于显示一帧数据的结束。如果你没有这个信号模型,高密度脂蛋白编码器生成。AXI4-Stream奴隶接口,传入TLAST信号将被忽略。AXI4-Stream主界面,自动生成TLAST信号时断言有效样本的数量计数到默认的帧长度值。默认的帧长度值可以通过使用AXI4-Stream界面选项设置在目标接口表中。看到AXI4-Stream数据界面选项。

当IP核心AXI4奴隶界面,默认的帧长度值存储在一个可编程寄存器的IP核心。您可以更改默认的帧长度在运行时。当改变默认的帧长度寄存器的一个框架,TLAST计数器状态重置为零,TLAST信号断言。你可以找到可编程TLAST寄存器的地址的IP核心生成报告。

数据和有效信号的建模需求

当你向量端口映射到AXI4-Stream接口:

流算法子系统遵循相同的数据和有效信号建模模式模式标量端口映射到一个AXI4-Stream接口。看到在仿真软件模型数据和有效信号金宝app。使用框架建模时,您不能使用协议的信号除了数据和有效的。例如,准备和TLAST不受支持。金宝app

例子

将向量映射端口AXI4-Stream接口,打开hdlcoder_sfir_fixed_vector.slx模型。在hdlcoder_sfir_fixed_vector.slx模型,symmetric_fir块流算法子系统。

默认的帧长度

当你不TLAST信号模型,指定默认的帧长度(TLAST)值AXI4流主界面。TLAST信号为您创建的IP核心和信号时断言生成有效的样本计数的值的数量在默认的帧长度。当生成的接口IP核具有AXI4奴隶,高密度脂蛋白编码器生成默认的帧长度作为一个可编程寄存器。当改变默认的帧长度寄存器的一个框架,TLAST计数器状态重置为零,TLAST信号断言。有关更多信息,请参见TLAST信号(可选)。当你没有选择生成默认AXI4奴隶接口生成默认的帧长度作为一个恒定值,而不是一个可编程寄存器。

样品的包装尺寸

指定如果矢量数据作为样本或作为一个框架:

包装方式

当您设置样品的包装尺寸来所有,您可以指定如何HDL编码包向量元素,复杂的数据和复杂向量通过指定包装方式参数是位一致或2的幂对齐。这个设置适用于AXI4-Stream主人和奴隶频道。

非复杂矢量数据包装

包装复杂的数据。当输入数据是一个复杂的数字,高密度脂蛋白编码器垫0的实部和虚部最近的两个边界的力量。高密度脂蛋白编码器然后包数据一起和垫0的数据匹配通道宽度。例如,如果AXI4-Stream通道宽度是64位和复杂数据类型ufix7、HDL编码包流数据如图所示:

高密度脂蛋白编码器垫0的复杂的数据位宽一个延长的真实和虚构的数据包大小8,然后垫0的数据宽度48延长64年复杂的数据帧大小,AXI4-Stream通道宽度。

当您使用生成的软件界面模型流复杂的数据到目标板,你必须把复杂的数据所示示例图像。

包装复杂的矢量数据。DUT的模型复杂的数据信号帧边界跟踪框架建模需求。在这种情况下,HDL编码包的复杂数据元素中描述的框架包装复杂的数据部分。

另外,如果你想把整个复杂的矢量作为样本,基于样本的建模部分遵循指导方针。HDL编码设置样品的包装尺寸参数所有和包装方式参数2的幂对齐。

例如,如果AXI4-Stream通道宽度是64位的,复杂的数据类型ufix7,复杂的矢量有三个元素,HDL编码包的数据如图所示:

高密度脂蛋白编码器垫的复杂的数据:

当您使用生成的软件界面模型流复杂的数据到目标板,你必须把复杂的数据在数据包装格式示例所示的图像。