在混合信号设计的竞争世界中，项目延迟对盈利能力是致命的。设计周期很短，市场变化非常快，这给了任何公司一个竞争优势，设法加快其设计过程。在半导体技术学术研究中心(STARC)，我们的任务是找到一种方法，将设计时间减半，并为我们的支持公司消除昂贵的转轴。金宝app我们已经通过新的系统级设计流程实现了这一目标。
我们的系统级设计流程(我们称之为STARCAD-AMS)从在Simulink中快速和广泛的行为建模开始金宝app®．一旦我们有了一个在系统级工作的设计，我们就会从Simulink模型中生成C代码并将其导入Cadence金宝app®艺术大师®，使用AMS Designer进行模拟。我们使用C代码来验证电路级设计的正确性。我们使用sigma-delta模数转换器(ADC)设计对我们的STARCAD-AMS流程进行了基准测试。我们的结果表明，设计时间减少了一半。
关于STARC
STARC是日本主要半导体公司共同成立的研究财团。该财团的使命是通过促进尖端技术和工艺的研究和开发，加强日本半导体产业。STARC与其成员公司、政府和学术界合作，以提高设计生产率，促进半导体行业的增长。
混合信号设计挑战
在单个芯片上组合模拟和数字元件会产生在严格模拟或严格数字器件的设计中通常不会遇到的挑战。首先，整个系统的设计必须分为模拟部分和数字部分。大多数公司依赖于工程师的主观判断来做这件事，而不是基于实际的实现约束、目标和有形的指标来划分决策。其次，系统级和电路级设计者所使用的完全不同的设计环境阻碍了这两个组之间的协作。第三，为了理解和减轻模拟组件的布局效果，整个设计必须使用SPICE等语言在电路级进行模拟。电路级模拟花费的时间太长，以至于无法测试新的设计想法或考虑假设场景。
不应对这些挑战的后果是昂贵的。我们对会员公司的调查显示，平均需要3个转盘才能完成一种新型混合信号的设计。除了每个转盘的财务成本，由此产生的延迟可能导致设计在交付之前就过时了。
STARCAD-AMS设计流程
在项目的第一阶段，我们专注于使用布局工具、SPICE和其他电路级模拟器来改进模拟设计过程。尽管我们减少了20%的设计时间，许多错误仍然没有被发现，直到后布局验证。这些错误迫使我们修改最初的设计，并重做许多已经完成的工作。
为了及早识别错误，我们将重点从方案设计转移到布局设计。然后我们将设计时间额外减少了50%。此后，我们需要将重点转向系统级设计，以实现更有效的混合信号设计。在比较了各种系统级的设计工具后，我们选择了MATLAB®和仿真软金宝app件。我们知道，有了MATLAB和Simulink，我们可以进行金宝app快速的模拟。从Simulink模型生成的代码可以与C金宝appadence和我们的电路级设计流程集成——这是一个关键要求。另外，很多STARC成员公司已经在使用MATLAB和Simulink，他们也推荐我们使用它们。金宝app
在STARCAD-AMS流程中，我们在Simulink中对设备的模拟和数字部分进行联合设计和建模，然后运行系统级仿真，分析设计方案在各种运行条件下的行为和性能。金宝app例如，我们研究了信号带宽和电源信号变化对信噪比的影响。我们还评估组件变化的影响;例如，我们确定运放和比较器参数如何影响整体系统性能。理解诸如此类的复杂系统关系对于优化设计至关重要。通过使用Simul金宝appink而不是电路级的模拟器，我们可以在之前完成一个模拟所需的时间内完成数百个模拟。
一旦我们在Simulink中验证了设计的行为，我们就使用Simulink Coder从模型生成C代码金宝app™和嵌入式编码™．我们将C代码导入到Cadence Virtuoso中，并使用AMS Designer在电路级模型中进行模拟。通过Simulink仿真结金宝app果与AMS Designer仿真结果的比较，验证了电路级模型。对于数字部分的设计，首先对每个组件进行验证，然后对组件组进行验证，最后对整个系统进行验证。对于模拟部件，验证从一组模拟部件开始。设计过程接着进入我们在STARCAD-AMS开发早期阶段建立的电路级流程。
STARCAD-AMS工作流促进了设计划分，因为它能够从系统模型快速过渡到寄存器传输级别(RTL)设计、逻辑综合和网络列表。从网络表，工程师可以估计电路的面积和功率需求，并作出明智的决定最佳划分。
除了模拟和数字组件建模，我们使用Simulink创建测试工作台。金宝app在这个用例中，由Simulink生成的C代码用于在电路级仿真中驱动输入信号。金宝app
设计一个Sigma-Delta模数转换器:案例研究
为了测试新的工作流程，我们将其应用到一个三阶sigma-delta ADC的设计中。在Simulink中使用积分器、增益和滤波块以及传递函数块和MATLAB函数块对调制器和抽取滤波器进行建金宝app模(图1)。完整的设计包括大约200个模拟元素和200个数字门。
在对初始设计进行建模和仿真后，利用MATLAB脚本对模型中的系统参数进行程序化调整。接下来，我们从模型生成C代码，并将代码导入AMS Designer(图2)。
图2。金宝appSimulink模型组件(上)用来为AMS Designer组件生成C代码(下)。信号块用于产生测试信号来刺激模型中的其他块。
我们使用相同的输入信号在AMS Designer中运行仿真，并将AMS Designer的输出与Simulink的输出进行比较，以验证AMS Designer的实现(图3)。金宝app
图3。在Simulink(上)和AMS Des金宝appigner(下)中的输出波形显示出几乎相同的结果。
使用STARCAD-AMS模拟-数字协同设计流程，我们的目标是在2013年3月底之前将设计时间减少一半。从系统设计到布局后验证，三阶ADC花费了工程师三天的时间。当另一个团队使用Verilog设计相同的系统时®-AMS，这项工作需要工程师6天的时间。我们估计，仅使用电路级设计和仿真工具，同样的设计可能需要两个月的时间。
持续的发展
我们已经向我们的成员公司演示了STARCAD-AMS。这些公司的工程师将在更复杂的混合信号设计中使用新流程，如反序列化(SERDES)、锁相环(PLLs)和数字预失真(DPD)设备。我们继续改进STARCAD-AMS，并计划进一步实现从系统级设计到原理图和掩模数据的整个过程的自动化。
