“具有多年VHDL编码体验的工程师需要645个小时，以使用我们传统的设计流程来编写全功能性SDR波形的编码。具有有限的经验的第二工程师在少于46小时内完成了使用Simulink和Xilinx系统发生器的相同项目。“金宝app
大卫博士，鲍西系统
美国军队在未来几年内预计将在未来几年内花费超过10亿美元的软件定义的无线电（SDR）技术，以确保在部队之间更好地沟通和互操作性。为满足需求，国防承包商正在探索可通过软件更新重新配置的快速开发多模，多频段和多功能无线设备的改进设计方法。
长期以来，在SDR技术的最前沿，BAE系统传统上使用了依赖于VHDL中的手工编码FPGA的设计流程®。然而，最近，BAE系统看到了利用MathWorks和Xilinx评估了基于模型的设计方法的机会®工具。并行运行两个SDR波形开发工作，他们发现Simulink金宝app®Xilinx系统发生器显着降低了开发时间。
“使用Simu金宝applink，我们在模型中完成了所有模拟和调试，在Xilinx系统生成器自动生成代码之前，更容易更快地进行，”裴系统技术人员的高级议员David Haessig博士解释说明。“结果，我们在开发软件定义的无线电的信号处理链时显示了超过10比1的减少。这真正说明了改善SDR应用中开发生产的可能性。“
BAE系统由开发军事标准（MIL-STD-188-165A）卫星通信波形，以实现在命令，控制，通信，计算机，智力，监控和侦察（C4ISR）无线电中实现。与此同时，BAE系统试图评估用于减少开发时间的新设计流程。
该公司将使用传统的设计流程和其他使用基于模型的设计的工具运行两个同时开发工作。为确保公平比较，每项努力都会使用等同的核心。并行运行两个项目将使BAE系统能够直接评估其现有的方法，在真实世界项目上以基于模型的设计。
使用Simulink和Xilinx系统发生器使用Simulink和Xilinx系统生成器的Xilinx，Be Systems使用模型金宝app的设计来设计和部署MIL-STD-188 SDR波形，比以手工编码方法快10倍。
与此努力同时，罗伯特·雷吉斯（Robert Regis）是一个拥有超过15年的VHDL和软件体验的BAE系统工程师，LED使用传统设计流程单独的项目。在该项目中，Regis根据在不同系统工程阶段开发的要求和规范的Regis手工编码VHDL。
在涉及基于模型的设计的项目中，BAE系统的系统工程师Andrew Comba首先开发了SIMINK中的SDR发射器和接收器的模型。金宝app他通过从通信工具箱中包含块来加速模型开发™，包括加扰器，差分编码器，簧片 - 所罗门编码器，矩阵交织器，卷积编码器和正交幅度调制（QAM）调制器。
Comba将Simulink Mo金宝appdel Off到Xilinx工程师Sean Gallagher的副本副本。allagher，谁开始没有重大的通信系统经验，使用Xilinx系统发生器代替标准Simulink块的Xilinx System发生器使用Xilinx System发生器来为自动代码生成进行准备。金宝app
在使用数据可视化范围和比特错误率仪表模拟和验证更新的型号之后，Gallagher使用了Xilinx系统生成器和Xilinx ISE以自动为SDR生成VHDL代码，并将其部署到FPGA进行测试。
“因为使用该模型完全模拟和验证了设计，当下载到FPGA时，SDR实现立即工作，”Haessig Notes。
基于该项目的成功初步努力，BAE系统已开始与MathWorks，Virginia Tech，Xilinx和Zeligsoft共同努力，提高波形便携性。该组正在开发一个接口，该接口使得通过Simulink Coder™或Xilinx系统生成器生成的代码直接纳入软件通信架构（SCA）无线电。金宝app
项目开发时间减少了80％。“使用Simu金宝applink和Xilinx系统发生器设计并开发了SDR的信号处理链，并在开发时间内实现了10比1的减少，”Haessig说。“整体项目时间，包括硬件集成和实验室测试，减少了4比1。”
发现并消除了更快的问题。“通过基于模型的设计，Simulink模型直接连接到生成的代金宝app码。这强制开发人员捕获模型中的所有所需波形细节，“Haessig Notes。“结果，在建模阶段的设计流程中发现并删除了错误，而不是稍后在VHDL行为测试阶段，这可能是困难和耗时的。”
时钟和接口简化。传统的设计流程所需的工程师用手生成所有时钟时机，并仔细检查波形中每个组件的规格和接口要求。Haessig Notes，“通过Simu金宝applink和Xilinx系统发生器，所有必要的时钟信号都会自动生成，并且可以轻松连接组件，而无需研究控制，时序和其他选项的详细信息。”
加入客户参考计划
您还可以从以下列表中选择一个网站：