主要内容

HDL代码生成

从MATLAB生成HDL代码®和仿真软金宝app件®

实现DSP fpga和asic设计,您可以使用HDL编码器™或滤波器设计高密度脂蛋白编码器™。两种产品生下载188bet金宝搏成synthesizable和便携式硬件描述语言(VHDL)®和Verilog®代码,也为快速模拟生成硬件描述语言(VHDL)和Verilog测试长椅,测试和验证所生成的代码。

调试你的设计在MATLAB仿真软件或使用金宝app逻辑分析仪波形查看器。

金宝app模型可视化工具

逻辑分析仪 可视化、测量和分析转换和州

功能

generatehdl 生成量化的HDL代码DSP滤波器(需要滤波器设计高密度脂蛋白编码器)

主题

找到支持HDL代码生成的块金宝app

过滤块支持HDL代码生成模型库浏览器和文档。金宝app金宝app

为过滤系统对象生成HDL代码(过滤器设计高密度脂蛋白编码器)

了解的细节从过滤系统对象HDL代码生成。

高密度脂蛋白过滤器体系结构

选择HDL代码生成参数来控制速度与区域在过滤器体系结构权衡。

子系统优化的过滤器

选择资源共享和管道优化选项。

高吞吐量HDL算法

选择一块支持输入HDL代码生成框架。金宝app

可视化多个信号使用逻辑分析仪

想象一个可编程的多个信号冷杉过滤器使用逻辑分析仪。

特色的例子