滤波器设计高密度脂蛋白编码器
为定点生成HDL代码过滤器
滤波器设计高密度脂蛋白编码器™生成synthesizable,便携式硬件描述语言(VHDL)®和Verilog®代码用MATLAB实现定点滤波器设计®在fpga和asic。它会自动创建模拟硬件描述语言(VHDL)和Verilog测试长椅,测试和验证所生成的代码。
开始使用滤波器设计高密度脂蛋白编码器
为定点生成HDL代码过滤器
代码生成原理
HDL代码生成启动、语言选择、HDL代码生成脚本
过滤器配置选项
单一税率,多重速率的级联,其他先进的数字滤波器
优化
资源使用、时钟速度、芯片面积,延迟
定制
文件的名称和位置,标识符和注释,港口和重置,HDL语言结构
验证
高密度脂蛋白试验台,并与第三方cosimulation EDA工具
合成和工作流自动化
编译、仿真和综合脚本生成
