锁相环

设计和仿真模拟锁相环(PLL)系统

从设计基本依据块或从一个家庭的参考架构开始PLL系统。模拟和分析PLL系统来验证关键性能指标,直到满足系统规范。

您可以通过为每个基块的规格和损伤启动并连接块以不同的PLL架构模型(自下而上的方法)模型。或者,你可以从典型的PLL架构的完整的系统级模型开始,定制这些模型,直到满足您的系统规格(自上而下)。

采用测量和测试平台整个设计过程中,以验证块,并在缺陷的存在整个系统的规格。

展开全部

电荷泵 输出电流正比于两个输入端口之间的占空比差
环路滤波器 模型二阶,三阶或四阶无源环路滤波器
PFD 该两个信号之间进行比较相位和频率的相位/频率检测器
VCO 型号压控振荡器
单前置分频器 整数时钟分频器,输入信号的频率划分
双模预分频器 整数时钟分频器具有两个分频比
分数时钟分频器蓄压 时钟分频器,通过小数输入信号的频率划分
分数时钟分频器与DSM Δ-Σ调制型小数时钟分频器
分数N PLL,具有累加器 频率合成器具有累加器型小数N分频PLL架构
分数N PLL,具有Δ-Σ调制 与Δ-Σ调制的频率合成器根据分数N PLL架构
整数N分频PLL与双模预分频器 用双模数预分频器的频率合成器基于整数N分频PLL架构
整数N分频PLL与单前置分频器 与单模预定标器频率合成器基于整数N分频PLL架构

主题

设计和评估的简单PLL模式

此示例示出了如何设计使用参考架构的简单的锁相环(PLL),并使用PLL测试平台验证它。

精选示例