添加偏差输入-模型- MathWorks金宝app德国 - 金宝app,下载188bet金宝搏,金宝搏官方网站

例子

探索求解雅可比矩阵的结构模型

这个例子展示了如何使用仿真软件®探索求解雅可比矩阵稀疏模式金宝app,规划求解雅可比矩阵稀疏模式之间的联系和一个物理系统的组件之间的依赖关系。仿真金宝app软件模型,模型的同步三个节拍器放在一个免费使用移动基地。

开放模式

港口

输入

全部展开

Port_1- - - - - -输入信号
标量|向量

输入信号的偏见被添加到创建输出信号。

数据类型:一半|单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|不动点

输出

全部展开

Port_1- - - - - -输出信号
标量|向量

输出信号输入信号增加带来的偏差。

数据类型:一半|单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|不动点

参数

全部展开

偏见- - - - - -抵消增加输入信号
`0.0`(默认)|`标量`|`向量`

指定偏移量的值添加到输入信号。

编程使用

块参数:偏见

类型:特征向量

价值观:真实的,有限的

默认值:“0.0”

浸透在整数溢出- - - - - -选择整数溢出发生时的行为
`从`(默认)|`在`

行动采取这一行动的理由发生了溢出例子

行动	采取这一行动的理由	发生了溢出	例子
选中此复选框。	你的模型有可能溢出,你要明确的饱和保护在生成的代码中。	溢出的最小值或最大值,数据类型可以表示。	的最大价值`int8`(签署了8位整数)数据类型可以表示是127。任何块操作结果大于8位整数的最大值会导致溢出。复选框选中,浸透在127块输出。同样,块输出饱和烃至少输出值为-128。
不选中此复选框。	你想优化生成的代码的效率。你想避免overspecifying一块如何处理超出范围的信号。有关更多信息,请参见解决信号范围错误。	溢出包装到适当值所表示的字符数据类型。	的最大价值`int8`(签署了8位整数)数据类型可以表示是127。任何块操作结果大于8位整数的最大值会导致溢出。清除复选框,软件解释overflow-causing值`int8`,它可以产生意想不到的结果。例如,一个块的结果130(二进制1000 0010)表示`int8`,是-126。

选中此复选框。

你的模型有可能溢出,你要明确的饱和保护在生成的代码中。

溢出的最小值或最大值,数据类型可以表示。

的最大价值int8(签署了8位整数)数据类型可以表示是127。任何块操作结果大于8位整数的最大值会导致溢出。复选框选中,浸透在127块输出。同样,块输出饱和烃至少输出值为-128。

不选中此复选框。

你想优化生成的代码的效率。

你想避免overspecifying一块如何处理超出范围的信号。有关更多信息,请参见解决信号范围错误。

溢出包装到适当值所表示的字符数据类型。

的最大价值int8(签署了8位整数)数据类型可以表示是127。任何块操作结果大于8位整数的最大值会导致溢出。清除复选框,软件解释overflow-causing值int8,它可以产生意想不到的结果。例如,一个块的结果130(二进制1000 0010)表示int8,是-126。

选中此复选框时,饱和适用于每个内部操作,不仅输出或结果。通常,代码生成过程可以发现当溢出是不可能的。在这种情况下,代码生成器不能产生饱和代码。

编程使用

块参数:DoSatur

类型:特征向量

价值:“关闭”|“上”

默认的:“关闭”

块特征

数据类型	`双`\|`不动点`\|`一半`\|`整数`\|`单`
直接引线	`是的`
多维信号	`没有`
适应信号	`是的`
讨论二阶导数过零检测	`没有`

扩展功能

C / c++代码生成
使用仿真软件生成C和c++代码®编码器™。金宝app

HDL代码生成
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

影响高密度脂蛋白HDL编码器™提供了额外的配置选项和合成逻辑实现。

高密度脂蛋白架构

这一块有一个默认的HDL的架构。

高密度脂蛋白块属性

ConstrainedOutputPipeline	寄存器的数量在输出中通过移动现有的延迟你的设计。分布式流水线不重新分配这些寄存器。默认值是`0`。更多细节,请参阅ConstrainedOutputPipeline(高密度脂蛋白编码器)。
InputPipeline	数量的输入管道阶段生成的代码插入。分布式流水线和限制输出管道可以移动这些寄存器。默认值是`0`。更多细节,请参阅InputPipeline(高密度脂蛋白编码器)。
OutputPipeline	数量的输出管道阶段生成的代码插入。分布式流水线和限制输出管道可以移动这些寄存器。默认值是`0`。更多细节,请参阅OutputPipeline(高密度脂蛋白编码器)。

偏见

描述

例子

探索求解雅可比矩阵的结构模型

港口

输入

Port_1- - - - - -输入信号
标量|向量

输出

Port_1- - - - - -输出信号
标量|向量

参数

偏见- - - - - -抵消增加输入信号
`0.0`(默认)|`标量`|`向量`

编程使用

浸透在整数溢出- - - - - -选择整数溢出发生时的行为
`从`(默认)|`在`

编程使用

块特征

扩展功能

C / c++代码生成
使用仿真软件生成C和c++代码®编码器™。金宝app

HDL代码生成
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

PLC的代码生成
使用仿真软件生成结构化文本代码®PLC编码器™。金宝app

定点转换
设计和模拟使用定点定点系统设计师™。

版本历史

另请参阅

偏见

描述

例子

探索求解雅可比矩阵的结构模型

港口

输入

Port_1- - - - - -输入信号标量|向量

输出

Port_1- - - - - -输出信号标量|向量

参数

偏见- - - - - -抵消增加输入信号0.0(默认)|标量|向量

编程使用

浸透在整数溢出- - - - - -选择整数溢出发生时的行为从(默认)|在

编程使用

块特征

扩展功能

C / c++代码生成使用仿真软件生成C和c++代码®编码器™。金宝app

HDL代码生成生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

PLC的代码生成使用仿真软件生成结构化文本代码®PLC编码器™。金宝app

定点转换设计和模拟使用定点定点系统设计师™。

版本历史

另请参阅

Port_1- - - - - -输入信号
标量|向量

Port_1- - - - - -输出信号
标量|向量

偏见- - - - - -抵消增加输入信号
`0.0`(默认)|`标量`|`向量`

浸透在整数溢出- - - - - -选择整数溢出发生时的行为
`从`(默认)|`在`

C / c++代码生成
使用仿真软件生成C和c++代码®编码器™。金宝app

HDL代码生成
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

PLC的代码生成
使用仿真软件生成结构化文本代码®PLC编码器™。金宝app

定点转换
设计和模拟使用定点定点系统设计师™。