检查静态范围

检查信号落在固定范围的振幅

扩展所有的页面

库:
金宝app模型/模型验证
高密度脂蛋白编码器/模型验证

描述

的检查静态范围块检查每个元素的输入信号落在每个时间步长相同的振幅范围内。的上界和下界参数定义区间的上、下界。块之后执行断言的比较。如果信号范围内,断言真正的(1)和什么也不做。如果不是,块停止仿真并返回一个默认错误消息。

输入信号和范围可以标量、向量或矩阵。所有三个必须相同数据类型。块比较的值取决于信号输入范围不同。

当比较标量和向量或矩阵,每个元素的块比较了标量种基本输入信号或界限。
当比较向量或矩阵信号到其他向量或矩阵块比较输入信号范围中的元素。
模型与多个向量或矩阵输入信号或边界向量或矩阵必须有相同的尺寸。

港口

输入

全部展开

`Port_1`- - - - - -输入信号与范围
标量| |向量矩阵

输入信号与指定的范围上界和下界参数。

数据类型:一半|单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点|枚举

输出

全部展开

`Port_1`——断言输出信号
标量

输出信号,真正的(1)如果断言成功,假(0)如果断言失败。在配置参数窗口中,如果数学和数据类型节,在先进的参数,你选择布尔数据实现逻辑信号,然后输出数据类型布尔。否则,数据类型的信号双。

依赖关系

启用该输出端口,设置断言输出信号参数复选框。

数据类型:双|布尔

参数

全部展开

`上界`——上界与输入信号相比
标量| |向量矩阵

指定上限范围输入信号的振幅。

编程使用

参数:马克斯

类型:字符串标量或特征向量

默认值:“0”

`包容的上边界`——包括范围的上限
`在`(默认)|`从`

选中此复选框后,使有效输入振幅的范围包括下界。

编程使用

参数:min_included

类型:字符串标量或特征向量

价值观:“上”|“关闭”

默认值:“上”

`下界`输入信号相比,下界
标量| |向量矩阵

指定范围的下限输入信号的振幅。

编程使用

参数:最小值

类型:字符串标量或特征向量

默认值:“0”

`包容的下界`——包括范围的下限
`在`(默认)|`从`

选中此复选框后,使有效输入振幅的范围包括下界。

编程使用

参数:min_included

类型:字符串标量或特征向量

价值观:“上”|“关闭”

默认值:“上”

`启用断言`-启用或禁用
`在`(默认)|`从`

清理这个参数禁用块,导致模型表现得像块不存在。启用或禁用所有验证块,不管这个选项的设置,去配置参数窗口中,单击诊断>数据的有效性,扩大先进的参数部分,并设置模型验证块使来让所有或禁用所有。

编程使用

参数:启用

类型:字符串标量或特征向量

价值观:“上”|“关闭”

默认值:“上”

`模拟调断言失败时(可选)`——断言失败时表现评估
`”“`(默认)| MATLAB表达式

指定一个MATLAB^®断言失败时表现评估。因为在MATLAB工作区中计算表达式,定义工作空间中的所有变量表达式中使用。

依赖关系

要启用该参数,选择启用断言参数。

编程使用

参数:回调

类型:字符串标量或特征向量

默认值:”“

`断言失败时停止仿真`检查失败时——无论是停止仿真
`在`(默认)|`从`

选择该参数检查失败时停止仿真。清楚这个参数来显示一个警告并继续仿真。

编程使用

参数:stopWhenAssertionFail

类型:字符串标量或特征向量

价值观:“上”|“关闭”

默认值:“上”

`断言输出信号`——创建输出信号
`从`(默认)|`在`

选择该参数,使输出端口。

编程使用

参数:出口

类型:字符串标量或特征向量

价值观:“上”|“关闭”

默认值:“关闭”

`选择图标类型`——选择图标类型
`图形`(默认)|`文本`

指定块图标的风格。的图形选择显示一个图标上的断言条件的图形表示形式。的文本选择显示一个数学表达式表示条件的断言。

编程使用

参数:图标

类型:字符串标量或特征向量

价值观:“图形”|“文本”

默认值:“图形”

模型的例子

检查信号范围检查静态块范围

使用检查静态范围块,您可以检查一个信号振幅的上界和下界值块中定义的参数。

开放模式

块特征

数据类型	`布尔`\|`双`\|`枚举`\|`不动点`\|`一半`\|`整数`\|`单`
直接引线	`没有`
多维信号	`是的`
适应信号	`没有`
讨论二阶导数过零检测	`没有`

扩展功能

C / c++代码生成
使用仿真软件生成C和c++代码®编码器™。金宝app

信息如何金宝app^®编码器™生成的代码处理模型验证块,明白了为调试配置模型(金宝app仿真软件编码器)。

不建议用于生产代码。

HDL代码生成
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

影响高密度脂蛋白HDL编码器™提供了额外的配置选项和合成逻辑实现。

高密度脂蛋白架构

这个块检查每个输入信号元素是否属于相同的振幅范围在每个时间步在仿真中,但它不是包括在生成的代码中。

检查静态范围

描述

港口