舍入功能

应用舍入功能以发信号

展开所有页面

图书馆：
金宝appSimulink / Math操作

描述

这舍入功能块舍入输入信号的每个元素以产生输出信号。

您选择来自的舍入类型功能参数列表。块上显示所选函数的名称。

提示

使用舍入功能当您希望向量或矩阵输出时块。

港口

输入

展开全部

`port_1.`- 输入信号
标量|矢量|矩阵

应用舍入功能的输入信号。

数据类型：单身的|双倍的

输出

展开全部

`port_1.`- 输出信号
标量|矢量|矩阵

将舍入功能应用于输入信号后的输出信号。输出信号具有与输入相同的尺寸和数据类型。输出信号的每个元素是将所选择的舍入功能应用于输入信号的对应元件的结果。

数据类型：单身的|双倍的

参数

展开全部

`功能`- 舍入功能
`地面`（默认）|`CEIL.`|`圆形的`|`使固定`

选择应用于输入信号的舍入功能。

舍入功能	舍入输入信号的每个元素
`地面`	到最接近的整数值，以减去无限远
`CEIL.`	到最接近的整数朝向积极的无限
`圆形的`	到最近的整数
`使固定`	到最近的整数到零

程序使用

块参数：操作员

类型：字符向量

价值：'地面'|'CEIL'|'圆形的'|'使固定'

默认：'地面'

`采样时间`- 将采样时间指定为以外的值`-1`
`-1`（默认）|标量|向量

将采样时间指定为-1以外的值。有关更多信息，请参阅指定采样时间。

依赖性

除非将其明确设置为除此之外的值，否则此参数不可见。-1。要了解更多信息，请参阅不建议使用采样时间的块。

程序使用

块参数：采样时间

类型：字符向量

价值观：标量或矢量

默认：'-1'

块特征

数据类型	`双倍的`\|`单身的`
直接喂养	`是的`
多维信号	`不`
可变尺寸信号	`是的`
零交叉检测	`不`

扩展能力

C / C ++代码生成
使用Simulink®Coder™生成C和C ++代码。金宝app

HDL代码生成
使用HDL Coder™生成FPGA和ASIC设计的Verilog和VHDL代码。

HDL Coder™提供了影响HDL实现和合成逻辑的其他配置选项。

HDL代码生成要求

块的HDL代码生成要求您将单个数据类型用作块的输入，并启用本机浮点模式。在“配置参数”对话框中，在HDL代码生成>浮点窗格，for.图书馆，选择本地浮点。要了解有关使用本机浮点模式的更多信息，请参阅HDL编码器入门本机浮点支持金宝app（HDL编码器）和生成具有本机浮点的目标独立的HDL代码（HDL编码器）。

HDL架构

此块具有单个默认的HDL体系结构。

HDL块属性

一般的
约束outputipeline.	通过在您的设计中移动现有延迟，在输出处放置寄存器数。分布式流水线不会重新分配这些寄存器。默认为`0.`。有关更多详细信息，请参阅约束outputipeline.（HDL编码器）。
InputPipeline.	输入管道级的数量以插入生成的代码。分布式流水线和约束输出流水线可以移动这些寄存器。默认为`0.`。有关更多详细信息，请参阅InputPipeline.（HDL编码器）。
outputpipeline.	输出流水线阶段以生成的代码插入。分布式流水线和约束输出流水线可以移动这些寄存器。默认为`0.`。有关更多详细信息，请参阅outputpipeline.（HDL编码器）。

本地浮点
Latencystringgy.	指定是否将块映射到您的设计中`继承`那`最大限度`那`闵`那`零`，或者`风俗`对于浮点运算符。默认为`继承`。也可以看看Latencystringgy.（HDL编码器）。
nfpcustomlatency.	指定值，设置Latencystringgy.到`风俗`。HDL编码器将延迟等于您指定的值nfpcustomlatency.环境。也可以看看nfpcustomlatency.（HDL编码器）。