设置输出为零,如果输入高于阈值-模型- MathWorks德国金宝app - 金宝app,下载188bet金宝搏,金宝搏官方网站

港口

输入

全部展开

Port_1- - - - - -输入信号
标量|向量

输入信号,指定为一个标量或矢量。信号值等于或大于的价值阈值设置为零。

数据类型:单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点

输出

全部展开

Port_1- - - - - -输出信号
标量|向量

输出信号设置为输入信号的值或零。输出的数据类型都是相同的数据类型作为输入。

提示

如果输入数据类型不能代表0,参数发生溢出。检测这个溢出去诊断>数据的有效性并设置面板的配置参数对话框参数>检测溢出来警告或错误。

数据类型:单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点

参数

全部展开

编辑的参数包装为零块,双击图标。

阈值- - - - - -阈值输出为零
`255年`(默认)|标量

阈值设定输出值为零。

编程使用

块参数:阈值

类型:特征向量

值:标量

默认的:“255”

块特征

数据类型	`布尔`\|`双`\|`不动点`\|`整数`\|`单`
直接引线	`是的`
多维信号	`是的`
适应信号	`没有`
讨论二阶导数过零检测	`没有`

扩展功能

C / c++代码生成
使用仿真软件生成C和c++代码®编码器™。金宝app

HDL代码生成
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

影响高密度脂蛋白HDL编码器™提供了额外的配置选项和合成逻辑实现。

高密度脂蛋白架构

这一块有一个默认的HDL的架构。

高密度脂蛋白块属性

ConstrainedOutputPipeline	寄存器的数量在输出中通过移动现有的延迟你的设计。分布式流水线不重新分配这些寄存器。默认值是`0`。更多细节,请参阅ConstrainedOutputPipeline(高密度脂蛋白编码器)。
InputPipeline	数量的输入管道阶段生成的代码插入。分布式流水线和限制输出管道可以移动这些寄存器。默认值是`0`。更多细节,请参阅InputPipeline(高密度脂蛋白编码器)。
OutputPipeline	数量的输出管道阶段生成的代码插入。分布式流水线和限制输出管道可以移动这些寄存器。默认值是`0`。更多细节,请参阅OutputPipeline(高密度脂蛋白编码器)。

限制

输入信号和阈值参数必须有平等的大小。例如,如果输入是一个二维向量,阈值也必须是一个二维向量。

包装为零

描述

港口

输入

Port_1- - - - - -输入信号
标量|向量

输出

Port_1- - - - - -输出信号
标量|向量

参数

阈值- - - - - -阈值输出为零
`255年`(默认)|标量

编程使用

块特征

扩展功能

C / c++代码生成
使用仿真软件生成C和c++代码®编码器™。金宝app

HDL代码生成
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

PLC的代码生成
使用仿真软件生成结构化文本代码®PLC编码器™。金宝app

定点转换
设计和模拟使用定点定点系统设计师™。

版本历史

另请参阅

包装为零

描述

港口

输入

Port_1- - - - - -输入信号标量|向量

输出

Port_1- - - - - -输出信号标量|向量

参数

阈值- - - - - -阈值输出为零255年(默认)|标量

编程使用

块特征

扩展功能

C / c++代码生成使用仿真软件生成C和c++代码®编码器™。金宝app

HDL代码生成生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

PLC的代码生成使用仿真软件生成结构化文本代码®PLC编码器™。金宝app

定点转换设计和模拟使用定点定点系统设计师™。

版本历史

另请参阅

Port_1- - - - - -输入信号
标量|向量

Port_1- - - - - -输出信号
标量|向量

阈值- - - - - -阈值输出为零
`255年`(默认)|标量

C / c++代码生成
使用仿真软件生成C和c++代码®编码器™。金宝app

HDL代码生成
生成FPGA和ASIC设计的Verilog和VHDL代码使用HDL编码器™。

PLC的代码生成
使用仿真软件生成结构化文本代码®PLC编码器™。金宝app

定点转换
设计和模拟使用定点定点系统设计师™。