介绍

此示例为永磁同步电机（PMSM）的磁场定向控制器（FOC）建模，但您可以应用此示例中所示的技术来开发大多数控制器算法。此图显示了从模型模拟到将控制器算法部署到嵌入式硬件板的通用工作流。

模拟一个系统测试台，以了解控制器算法设计的行为。然后探索设计，看看算法是如何划分的。算法的高速率部分被划分为一个模型，该模型被配置为用于HDL代码生成。算法的低速率部分被划分为一个模型，该模型被配置为C代码生成。从这些模型中生成C和HDL代码，并学习如何将这些代码集成到设计中。

在探索算法代码和HDL代码之后，自动将算法代码部署到处理器和可编程逻辑的参考框架中。然后，对部署的应用程序执行测试，记录结果，并将其与模拟结果进行比较。

由于本示例将比特流和ARM可执行文件部署到Xilinx Zynq，因此必须在开始本示例之前设置Xilinx Zynq硬件板。要确保正确设置环境，请完成开始瞄准Xilinx Zynq平台（HDL编码器）在开始本示例之前，使用您的硬件配置示例。

要求

有关硬件的更多信息，请参阅Zynq All Programmable SoC/Analog Devices Intelligent Drives Kit．

模拟算法行为

本节将展示如何打开示例项目，检查控制器模型，并通过仿真验证控制器行为。这个例子被打包为一个项目。有关Simulink项目的更多信息，请参见金宝app是什么项目?（金宝appSimulink）

1.运行zynqexPMSMFOCStart函数在默认的MATLAB项目文件夹中创建并打开本例项目文件的工作副本。要选择特定文件夹，请使用文件夹的绝对路径作为输入。文件夹的绝对路径必须少于80个字符。

zynqexPMSMFOCStart(“C: \ Temp”);

2.选择快捷方式管理查看此示例使用的快捷方式。

3.右键单击快捷方式并标识开放和运行快捷方式上下文菜单项。

4.运行的任务。t1_openSimulationTestBenchModel快捷方式以打开focZynqTestBench模型。

task.t1_openSimulationTestBenchModel

电机和负载子系统由表面永磁同步电机、电机负载、编码器和电流传感器的数学模型组成。控制器算法子系统包括I/O工程单元转换、电气位置计算、转子速度计算、模式调度器和四种控制模式（禁用、开环速度控制、编码器校准和闭环速度控制）。这个报关单和承兑交单子系统将数据从连续时间、可变时间步长解算器和浮点数据类型转换为离散时间、固定时间步长解算器和定点数据类型，即模拟。

如果没有安装SimPowerSystems，则Motor_And_Load子系统包含一个块，使您能够使用默认的电机和负载参数模拟模型。在这种情况下，您不能探索或修改参数。

5.在模拟在Simulink T金宝appoolstrip的选项卡上，单击运行来模拟模型。

6.当模型完成运行时，打开模拟数据检查器. 上模拟选项卡上,单击数据检查器．有关模拟数据检查器的更多信息，请参见．

7.在模拟数据检查器，选择，，<转子速度>和< controllerMode >信号。

在前两秒，控制器被命令校准编码器位置传感器。编码器位置传感器必须经过校准，控制器才能实现闭环控制。在位置校准的第一部分，电机加速使用开环控制，以识别编码器的指数脉冲。一旦找到索引，控制器就会命令并保持一个零位置，直到标识编码器偏移量为止。在这段时间内，速度为零。两秒钟后，控制器转为闭环控制，并遵循指令速度剖面。在闭环速度控制中，FOC可以调节永磁同步电动机的相电流。

划分算法和生成代码

本节向您展示如何将控制器算法划分为互补的软件和硬件实现，分别生成用于软件和硬件实现的C和HDL代码。检查在代码生成期间创建的报告，可以看到如何将此代码集成到自己的嵌入式设计中。

1.在focZynqTestBench模型，打开Controller_Algorithm子系统。控制器算法包含了Algorithm_C和Algorithm_HDL块，它们引用了focZynqC和focZynqHDL模型,分别。的focZynqC模型包含要在软件中实现的算法部分。类似地,focZynqHDL模型包含要在硬件上实现的算法部分。

2.运行task.t2_generateCode函数打开focZynqC建模、生成C代码并生成报告。

task.t2_生成代码

的focZynqC该模型包括模式调度器、速度控制回路、开环速度控制器和自动校准编码器偏移的例程。

3.代码生成报告显示生成的代码如何与模型相对应。如果您是代码生成报告的新手，您可以从代码接口报告查看代码的功能界面。C代码是可移植的，可以与任何使用ANSI-C编译器的浮点嵌入式处理器集成。有关代码生成报告的更多信息，请参阅用于代码生成的报告．

4.运行task.t3_generateHdlCode函数打开focZynqHdl建模、生成HDL代码并生成报告。

task.t3_生成数据代码

的focZynqHdl模型包含电气位置计算、转子速度计算、过流检查和磁场定向控制器。

5.代码生成报告显示HDL代码如何与模型相对应。如果您对“代码生成”报告不熟悉，可以从探索生成的源文件窗格，然后选择focZynqHdl.vhd包含实体规范的文件。该算法的HDL代码是可移植的，可以与支持VHDL代码的任何FPGA集成。金宝app

设置Xilinx Zynq平台和电机板

本节介绍如何设置和连接“要求”部分中列出的硬件板。

1.运行Xilinx Zynq平台的硬件设置。有关硬件设置的信息，请参阅安装对Xilin金宝appx Zynq平台的支持．

2.如图所示连接ZedBoard。

3.连接AD-FMCMOTCON2-EBZ控制器板和ZedBoard，如图所示。

将位流部署到可编程逻辑

本节介绍如何使用HDL Workflow Advisor为算法生成HDL代码、将HDL打包到IP核心中、将IP核心集成到Xilinx参考设计中以及创建位流。

1.运行task.t4_openHdlWorkflowAdvisor函数以打开HDL工作流顾问。

task.t4_openHdlWorkflowAdvisor

2.上HDL工作流顾问>1。设置目标>1.1设置目标设备和合成工具集团目标平台设置为ZedBoard和FMCMOTCON2．ZedBoard和FMCMOTCON2是一个Vivado参考设计，包含ADC、编码器和PWM组件。有关如何创建此参考设计的信息，请参见为Zynq工作流定义自定义电路板和参考设计（HDL编码器）．

3.选择1．2．设置目标接口来识别端口。的目标平台接口IP前缀指的是在ZedBoard电机控制参考设计中注册的连接。

4.选择4.3构建FPGA比特流>运行到所选任务或者从项目中运行task.t5_generateBitstreamAndInterfaceBlock函数，生成算法的HDL代码，并从Xilinx参考设计中创建FPGA比特流。

task.t5_GenerateBitstreamInterfaceBlock

5.在打开的新DOS命令提示符上跟踪位流生成的进度。除了生成比特流之外，定制目标还生成focZynqHdlAxiInterfaceLib软件接口库。该库包含一个AXI_接口块。AXI_接口块，它包含AXI4-Lite接口组件，提供从部署在ARM处理器上的模型到部署在可编程逻辑上的模型的连接。

6.运行任务4.4程序目标设备或者运行任务。t6_downloadBitstream函数从项目编程FPGA。

task.t6_downloadBitstream

将可执行文件部署到ARM处理器

本节将展示如何为控制器生成C代码，并自动将此代码与Linux参考框架集成，以构建、部署并将模型作为可执行文件运行到ARM处理器。然后可以将运行在处理器上的模型记录的数据与仿真结果进行比较。

1.运行task.t7_openZynqArmModel函数打开focZynqArmDeployment模型。

task.t7_openZynqArmModel

的focZynqArmDeployment该模型可以生成C代码，自动与Linux ARM参考框架集成，并将可执行文件部署到Xilinx Zynq平台上的ARM处理器。部署模型引用原始控制器模型，并包含在中创建的测试刺激、范围和AXI_接口库块将位流部署到可编程逻辑部分

2.上硬件选项卡上,单击监视和优化在ARM处理器上以可执行文件的形式构建、部署和运行模型。生成的代码根据参考框架编译以创建可执行文件。在执行时，Simulink监视信号，并在作用域中显示它们。金宝app

3.打开模拟数据检查器查看记录的信号并将其与之前从中记录的信号进行比较focZynqTestBench模型。在模拟选项卡上,单击数据检查器．

4.在模拟数据检查器，选择转子速度信号在编码器校准模式期间，由于模拟电机和实际电机以不同的转子位置启动，信号最初不同，然后一致。相比之下，闭环速度控制在仿真和硬件上非常相似。出现差异的原因是电机和传感器的仿真模型使用数据表值，并且没有明确说明物理电机的制造公差。

其他需要尝试的事情

zynqexPMSMFOCSingleStart