Kursbeschreibung

在diesem interaktiven, zweitagigen科尔implementieren您Modelle, welche您vorher der仿真软件金宝app®Xilinx -Umgebung entwickeln和konfigurieren,再见®Zynq®-7000可编程出类拔萃。Das培训richtet西奇Simulink-Nutzer金宝app,嵌入代码和港口HDL代码erzeugen uberprufen和implementieren构想。Das软件/硬件合作设计setzen您麻省理工学院帮助冯嵌入式编码器®和高密度脂蛋白编码器™。

您将静脉ZedBoard™苏珥Verfugung gestellt,韦尔奇您当der Schulung programmieren。嗯死gezeigten Beispiele和Ubungen也是anschießend还有bearbeiten祖茂堂能帮,可以您das ZedBoard当然啦behalten。

有信德的unt anderem:

  • Uberblick超级死Zynq Plattform Einrichten der Entwicklungswerkzeuge
  • Einfuhrung zum嵌入式编码器和高密度脂蛋白编码器
  • Erzeugen和Verwenden进行IP核
  • Verwenden der AXI4 Schnittstelle
  • Processor-in-the-Loop Verifikation
  • Datenschnittstelle贝Echtzeitanwendungen
  • Entwickeln冯Geratetreibern
  • Benutzerdefiniertes Referenz设计

标签1·冯·4


Uberblick超级死Zynq Plattform Einrichten der Entwicklungswerkzeuge

目标:Einrichten der zynq - 7000 Plattform和MATLAB Umgebung。

  • Ubersicht祖茂堂zynq - 7000
  • Einrichten der Zynq Plattform和软件
  • Konfigurieren der MATLAB Umgebung
  • Testen der Verbindung苏珥Zynq硬件

Einfuhrung zum嵌入式编码器和高密度脂蛋白编码器

目标:Konfigurieren冯Simu金宝applink-Modellen zum Generieren和Interpretieren冯嵌入和HDL代码中。

  • 构造静脉eingebetteten Applikation
  • Codegenerierung毛皮Echtzeitsysteme (Embedded -R宝莲寺-T输入法)
  • Codemodule
  • Datenstrukturen im generierten代码
  • Konfigurieren进行上一次毛皮死Erzeugung HDL代码
  • Einsetzen des HDL工作流顾问

Erzeugen和Verwenden进行IP核

目标:麻省理工学院帮助des HDL工作流顾问静脉模型莫德尔konfigurieren金宝app,高密度脂蛋白和C代码erzeugen改der Zynq Plattform implementieren。

  • Konfigurieren进行子系统毛皮可编程序逻辑(PL)
  • Einstellen der Zielschnittstelle Peripherie
  • Erzeugen des IP核和全世界范围的集成
  • Erstellen Implementieren des FPGA-Bitstreams
  • 软件Interface-Modells Erstellen和Implementieren下进行
  • 外部模式模拟Einstellen冯Parametern在内的静脉

Benutzen der AXI4 Schnittstelle

目标:Einsetzen verschiedener AXI Schnittstellenkonfigurationen,嗯Daten来民主党处理系统可编程逻辑auszutauschen。

  • Uberblick苏珥AXI Schnittstelle
  • AXI4-Lite Anwendungen
  • Benutzen冯AXI4-Stream
  • Uberlegungen bezuglich AXI4 Leistung

Processor-in-the-Loop Verifikation

目标:Processor-in-the-Loop benutzen,嗯Algorithmen auf der Zynq Plattform在内deren Laufzeit祖茂堂verifizieren和这Laufzeiten祖茂堂messen。

  • Arbeiten麻省理工学院Processor-in-the-loop(公益诉讼)auf der Zynq Plattform
  • 公益诉讼Verifikation贝Modellreferenzen
  • Laufzeitmessung麻省理工学院公益诉讼
  • Uberlegungen祖茂堂公益诉讼

标签2·冯·4


Datenschnittstelle贝Echtzeitanwendungen

目标:Gewahrleisten des Datenaustauschs来仿真软件der E金宝appchtzeitanwendung auf der Zynq Plattform麻省理工学院帮助derUser -Datagram -Protocol Schnittstelle。

  • Uberblick超级死Datenschnittstelle UDP
  • Konfigurieren des UDP-Blocks毛皮Datenaustausch
  • Synchronisierung der Daten来仿真软件Zynq金宝app
  • Benutzen冯AXI4-Stream als Datenschnittstelle
  • Designunterteilung
  • Uberlegungen苏珥Datenschnittstelle

Entwickeln冯Geratetreibern

目标:Entwickeln冯Geratetreibern苏珥民主党Zynq处理系统集成·冯·Peripherie再见。

  • Ablauf贝der Entwicklung冯Geratetreibern
  • Einsatz des遗留代码的工具
  • Verknupfen苏珥GPIO Schnittstelle
  • 交叉编译冯Geratetreiberkomponenten

Benutzerdefiniertes Referenz设计

目标:Erzeugen wiederverwendbarer ip核心毛皮Vivado和Registrieren进行benutzerdefinierten Referenz设计。

  • 间皮静脉benutzerdefiniertes Referenz设计
  • Erzeugen wiederverwendbarer ip核心毛皮Vivado
  • Referenz设计Uberblick
  • Anpassen进行Referenz设计
  • Registrieren冯董事会和Referenz设计

标签3·冯·4


Datenschnittstelle贝Echtzeitanwendungen

目标:Gewahrleisten des Datenaustauschs来仿真软件der E金宝appchtzeitanwendung auf der Zynq Plattform麻省理工学院帮助derUser -Datagram -Protocol Schnittstelle。

  • Uberblick超级死Datenschnittstelle UDP
  • Konfigurieren des UDP-Blocks毛皮Datenaustausch
  • Synchronisierung der Daten来仿真软件Zynq金宝app
  • Benutzen冯AXI4-Stream als Datenschnittstelle
  • Designunterteilung
  • Uberlegungen苏珥Datenschnittstelle

Entwickeln冯Geratetreibern

目标:Entwickeln冯Geratetreibern苏珥民主党Zynq处理系统集成·冯·Peripherie再见。

  • Ablauf贝der Entwicklung冯Geratetreibern
  • Einsatz des遗留代码的工具
  • Verknupfen苏珥GPIO Schnittstelle
  • 交叉编译冯Geratetreiberkomponenten

标签4·冯·4


Benutzerdefiniertes Referenz设计

目标:Erzeugen wiederverwendbarer ip核心毛皮Vivado和Registrieren进行benutzerdefinierten Referenz设计。

  • 间皮静脉benutzerdefiniertes Referenz设计
  • Erzeugen wiederverwendbarer ip核心毛皮Vivado
  • Referenz设计Uberblick
  • Anpassen进行Referenz设计
  • Registrieren冯董事会和Referenz设计

Stufe:Aufbaukurse

Voraussetzungen:

多尔:4 Halbtage

说:英语

方针ansehen和anmelden