目标:Einrichten der Zynq-7000平台和MATLAB Umgebung。

• Übersicht zu Zynq-7000
• Einrichten der Zynq平台和软件
• Konfigurieren der MATLAB Umgebung
• 测试der Verbindung zur Zynq硬件

目标:Konfigurieren von 金宝appSimulink-Modellen zum Generieren und Interpretieren von Embedded und HDL代码。

• 应用
• 代码generierung für Echtzeitsysteme (Embedded -R宝莲寺-T输入法)
• Codemodule
• 数据结构通用代码
• Konfigurieren eines型号für die HDL代码Erzeugung
• Einsetzen des HDL工作流顾问

目标:Mit Hilfe des HDL工作流顾问在Simulink模型，HDL和C代金宝app码erzeeugen和auf der Zynq平台实现者。

• Konfigurieren eines子系统für可编程逻辑(PL)
• 爱因斯坦与外围
• Erzeugen des IP核和dessen集成
• fpga -比特流
• 软件接口模型
• einstein von Parametern während einer外部模式模拟

目标:Einsetzen verschiedener AXI Schnittstellenkonfigurationen, um Daten zwischen dem处理系统在可编程逻辑下。

• Überblick zur AXI Schnittstelle
• AXI4-Lite Anwendungen
• Benutzen von AXI4-Stream
• Überlegungen bezüglich AXI4 Leistung

目标:处理器在环benutzen，嗯算法auf der Zynq平台während deren Laufzeit zu验证和diese Laufzeiten zu messen。

• Arbeiten mit处理器在环(PIL) auf der Zynq平台
• PIL验证bei模型参考
• 谢谢PIL
• Überlegungen祖弼

目标:Gewährleisten Datenaustauschs zwischen Simu金宝applink and der Echtzeitanwendung auf der Zynq platform mit Hilfe derUser -Datagram -Protocol Schnittstelle。

• Überblick über die Datenschnittstelle UDP
• UDP-Blocks Konfigurieren des UDP-Blocks für Datenaustausch
• 同步技术在Daten zwischen Simulink和Zynq金宝app
• Benutzen von AXI4-Stream als Datenschnittstelle
• Designunterteilung
• Überlegungen zur Datenschnittstelle

目标:Entwickeln von Gerätetreibern zur集成von Peripherie auf dem Zynq处理系统。

• Ablauf bei der Entwicklung von Gerätetreibern
• Einsatz des遗留代码工具
• Verknüpfen zur GPIO Schnittstelle
• 交叉编译冯Gerätetreiberkomponenten

目标:Erzeugen wiederverwendbarer IP-Cores für Vivado und Registrieren eines benutzerdefinierten Referenz Designs。

• Gründe für ein benutzerdefiniertes参考设计
• Erzeugen wiederverwendbarer IP-Cores für Vivado
• Referenz Design Überblick
• Anpassen eines Referenz设计
• 注册板和参考设计