Coronavirus-Ausbruch 2019（Covid-19）更新

AufgrundErhöhterBesforgnisüberdusbruchvon covid-19百强Wiree，von Ausbildern Geleitete在线 - Kurse Als替代ZuStandäremUnterricht A.

Termine und Anmeldung

voraussetzungen.

金宝appSimulink zur System- und AlgorithmenmodellierungOder äquivalent sind dringend empfohlen。肯尼尼斯C和HDL程序设计语言的旋涡。

程序员冯Xilinx Zynq soc mit MATLAB和Simulink金宝app

在Diesem Interaktiven，ZweitägigenKursIngersierenSie Modelle，Welche Sie Vorher在Der Simulink金宝app^®-umgebung entwickeln und konfigurieren，Xuf Xilinx^®Zynq.^®-7000所有可编程soc。训练richtet是一个Simulink-Nutzer，模金宝app具嵌入式代码，所以是HDL代码erzegen， überprüfen和实现者。软件/硬件协同设计，我们采用Hilfe von嵌入式编码器^®und hdl编码器^™嗯。

ihnen Wird Ein zedboard^™ZurVerfügungGestellt，WelchesSieWährendder Schulung Programmieren。UM Die Gezeigten Beispiele UndÜbungenAuchAnschießendOchBearbeitenZuKönnen，杜塞伦·塞尔迪斯ZedboardSelbstverständlichBehalten。

Themen Sind Unter Anderem：

ÜberickÜberdie Zynq Plattform und Einrichten der Entwicklungswerkzeuge
EINFÜHRUNGZUM嵌入式编码器und HDL编码器
Erzeugen und Verwenden Eines IP核心
verwenden der axi4 schnittstelle
Processor-in-the-Loop Verifikation
Datenschnittstelle Bei EchtzeitanWendungen
entwickeln vongerätetreibern.
Benutzerdefiniertes Reverenz设计

Detaillierte Kursbeschreibung Anzeigen.

voraussetzungen.

金宝appSimulink zur System- und AlgorithmenmodellierungOder äquivalent sind dringend empfohlen。肯尼尼斯C和HDL程序设计语言的旋涡。

Tag 1 von 2
ÜberickÜberdie Zynq Plattform und Einrichten der Entwicklungswerkzeuge	目标:Einrichten der Zynq-7000 Plattform und der Matlab Umgebung。 Übersichtzu zynq-7000 Einrichten的Zynq平台和软件 Konfigurieren der Matlab Umgebung testen der albindung zur zynq硬件
EINFÜHRUNGZUM嵌入式编码器und HDL编码器	目标:Simulink-Modellen，金宝app嵌入式和HDL代码的通用和解释。 Aufbau Einer eingebetten applikation Codegenerierung für Echtzeitsysteme (E.mbedded-R.al-T.我） CodeModule. 这是通用代码 konfigurieren eines modellsfürdie hdl code erzeugung EINSETZEN DES HDL工作流程顾问
Erzeugen und Verwenden Eines IP核心	目标:MIT HILFE DES HDL工作流程顾问EIN SIMULINK MODE金宝appLL KONFIGURIEREN，HDL und C代码Erzeugen und Auf der Zynq Plattform Implientieren。 konfigurieren eines子系统für可编程逻辑（pl） Einstellen der zielschnittstelle und periziphere erzeugen des ip核心und dessen集成 Estellen und Importsieren des FPGA-比特流 Estellen und Importalieren Eines软件界面 - Modells eInstellen von parameternwährendeiner外部模式仿真
在AXI4 Schnittstelle上	目标:EINSETZEN verschiedener AXI SCHNITTSTELENKONFIGOURATIONEN，UM DAYN ZWISCHEN DEM处理系统UND DER Programmable Logic AuszutaUschen。 ÜberblickZur Axi Schnittstelle AXI4-Lite Anwendungen Benutzen冯AXI4-Stream ÜberlegungenBezüglichAxi4 leistung
Processor-in-the-Loop Verifikation	目标:环路中的处理器，嗯Zynq平台的算法während deren Laufzeit可以验证和使用Laufzeiten。 Arbeiten mit processor -in- loop (PIL)基于Zynq平台 pilifikation bei modellreferenzen LaufzeitMessunceuncial pil ÜberLegungenzu Pil

标签2 von 2
Datenschnittstelle Bei EchtzeitanWendungen	目标:Gewährleisten des Datenaustauschs zwischen 金宝appSimulink和Echtzeitanwendung与Zynq平台的Hilfe你ser -D.atmagram-P.Rotocol Schnittstelle。 ÜberblickÜberdie datenschnittstelle udp konfigurieren des Udp-blocksfürdenenaustausch Synchronisierung der Daten zwischen 金宝appsimulink und zynq Benutzen von Axi4-Stream Als Datenschnittstelle DesignUnterteilung Uberlegungen苏珥Datenschnittstelle
entwickeln vongerätetreibern.	目标:Entwickeln von Gerätetreibern zur integrated von Peripherie auf dem Zynq Processing System。 ablauf bei der entwicklung vongerätetreibern 遗留代码工具 verknüpfenzur gpio schnittstelle 交叉编译vongerätetreiberkomponenten
Benutzerdefiniertes Reverenz设计	目标:Erzeugen Wiedervendbarer IP-CoresFürVivadound Registreren Eines Benutzerdefintierten Regulenz设计。 GründeFürEinBenutzerdefintiertesRegovent Design Erzeugen Wiedervendbarer IP-CoresFürVivado Referenz设计Uberblick Anpassen Eines Reverenz设计 Registreren Von Board Und Reverenz Design

时间garantiert。

Bei AnmeldungFüreinendieserKurseIst Sichergestellt，Dass der Kurs Zum Angegebenen Termin Stattfindet und Nicht verschoben Oter Storniert Wird。

MATLAB和Simu金宝applink kursprogram

Diedurchführung柴油店Kurses Ist Derzeit Nicht Geplant。