目标:金宝appSimulink-ModelleFürIeHDL代码-Genierung Vormereiten。erzeugen von hdl代码und testbenchfüreinfache modelle。

• vorbereitung eines 金宝appsimulink-modells
• erzeugvon HDL代码
• Codeüberprüfungdurchverlinkungen zwischen hdl code und si金宝appmulinkblöcken
• Erzeugung Einer Testbench.
• Verifizierung des Erzeugten HDL代码MIT Einem HDL-Simulationsprogramm

目标:贝卢斯特定点工具Zur Verbesserung Von Effizienz und Genauigkeit Von Simulink Modellen Mit F金宝appestkomma-Arithmetik。

• Anwendung von定点skalierungs-und Vererbungsregeln
• Verstehen des fixed point Designer工作流程
• Verwendung des定点顾问
• Verwendung des定点工具
• 定点设备的自动化

目标:Verwenden von Multiraten ModellenFürDie HDL Code-Erzeugung

• 多速率模型für高密度脂蛋白代码
• erzeugong von HDL代码für单个和多个时钟引脚
• 这是一项关于时钟域交叉的技术

目标:Benutzen Von Pipeline-Strukturen，UM时序Anforderungen ZuErfüllen。AuswählenSpezifischer硬件 - infermentierungen und Verwenden von资源共享FüriePhillächen-Optimierung。

• HDL Code-Generung Mit Dem HDL工作流程顾问
• Einhaltung von时序Anforderungen Mittels管道
• Wahl bestimmter Hardware Implementierungen für unterstützte 金宝appSimulink Blöcke
• 子系统中的FPGA/ASIC资源
• Überprüfung优化高密度脂蛋白设计
• Zuweisung Von 金宝appSimulinkBlöckenZu Vorgesehenen硬件Komponenten AUF DEM FPGA

目标:Implientieren von NativenFließkommaberechnungen在HDL代码中FüreineHöhereGenaiigkeit。Vergleichen Von Floating-und Total-Point Operationen。

• 本机浮点数
• erzeugung vonplattformunabhängigenhdl代码
• Vergleich von浮点错了
• 浮点实现的优化

目标:Integerieren von handgeschriebenem hdl code oder einbinden von ip和ereraneranananeran。

• 集成外部HDL代码
• Erhöhung通用HDL代码

目标:Überprüfendes hdl代码unter benutzung eines hdl-simulationsprackms im simulink金宝app modell。

• Verifizierung von HDL代码，Welcher Mit HDL编码器Erzeugt Wurde
• Vergleichen Von Manuell Geschriebenen HDL代码MIT EINEM“Goldenen Modell”
• 集成vhdl代码在Simulink模型zur仿真金宝app