赛灵思公司FPGA板

在Xilinx上调试和测试HDL代码^®fpga和Zynq^®soc

用于Xilinx FPGA板金宝app的HDL验证器™支持包包含用HDL验证器和支持的Xilinx FPGA和Zynq SoC板进行FPGA在环(FIL)仿真的板定义文件。金宝app用FIL仿真，用MATLAB实现^®或仿真金宝app软件^®在实际硬件中测试任何现有HDL代码的设计。FPGA数据捕获支持让您在设计在赛灵金宝app思FPGA或Zynq SoC上运行时，在MATLAB或Simulink中观察来自设计的信号。金宝app使用AXI Manager，您可以使用MATLAB或Simulink从板载内存位置读取或写入。金宝app