无线HDL工具箱
Diseñe实现5G和LTE通信的FPGA, ASIC和SoC
无线HDL工具箱™(前级LTE HDL工具箱™)与Simulink的实际应用相当金宝app®我们预先验证了硬件的目标和comunicación inalámbrica 5G、LTE以及OFDM的个性化应用。包括所有的参考资料，所有的街道和街道之间的道路。
这是可能的修改，适用于参照积分公式diseño。Las implementaciones de los algoritmos de toolbox están optimizadas para logar un uso de recursos eficiente, así como el rendimito necesario para el prototipado o el despliegue en producción en dispositivos FPGA, ASIC和SoC。
Los algoritmos de esta toolbox están diseñados para generar código legible y sintetizable en VHDL®y Verilog®(con HDL编码™)。要实现diseños 5G, LTE和OFDM的个性化，要有无线电配置的发射器和接收器的连接模型(要有通信工具箱的硬件)。
Mas给:
Búsqueda de celdas de 5G新无线电(NR)
使用现有的硬件来实现sincronización de señales主要和次要的(PSS和SSS)和estándar 5G NR。包括MATLAB的一个参考算法verificación。
Recuperación de SIB1, MIB y búsqueda de celdas en LTE
利用eSte Imistema Para Detectar y DemodularseñaleseNodeb，AsíCoMoPara Decodificar LaInformióndelBloquedefiginalaCiónMaestro（MIB）Y El Bloque deInformacióndelSistema（SIB1）Para Su Uso en Aplicaciones de FPGA O ASIC。EL Imbistema Acpite Los Modos FDD Y TDD，Y SE HA Probado EN硬件Para DetectarSeñalesTETENTENTRES Ordentes Distintos。
可配置的传输器接收OFDM
通过multiplexación por división ofrecuencias ortogonales (OFDM)传输。配置los parámetros, los tipos de modulación de símbolos y las tasas de codificación。该模型配置为高斯白葡萄酒的缺陷(AWGN)。包括一个参考的MATLAB算法的verificación段。
对发射机的F-OFDM形式的分析。
知识产权(IP) 5G NR
Diseñe适用于5G NR的FPGA和ASIC más rápidamente在硬件和算法上的中间实现。Modelice y模拟实现硬件和算法para codificación y decodificación de paridad de baja densidad (LDPC)， codificación y decodificación polar, y modulación y demodulación de símbolos, junto con su funcionalidad personalizada。一个continuación, utilice HDL Coder™para generar VHDL o RTL Verilog sintetizable。
Configuración del block NR Polar Decoder optimizado para HDL。
LTE的IP地址
Modelice y simulates implements ones efficoritmos específicos para LTE, tales como codificadores y decodificadores turbo, convolucionales y CRC, así como解调器OFDM。一个continuación，利用HDL Coder为通用的VHDL和RTL Verilog sintetizable para todo su - videma。
Decodificadores turbo CRC de LTE对HDL总线的señales控制进行了优化。
Bloques de IP multiestándar
应用程序bloques probados硬件，故事与undecodificador维特比，ununpunctie y a FFT tamaño变量para implementación en硬件estándares inalámbricos，包括LTE, WLAN, transmisión de vídeo数字(DVB)， WiMAX®e HiperLAN, así como para las communicacones digital por satélite。
Uso de Bloques de Puperuncter Y Decodificador Viterbi Para Decodificar Muestras CodificAdas Con Una Tasa deCodificacióndeWlan。
Conversión entre tramas y muestras
可以通过MATLAB来实现®在硬件方面的控制程序是联合国的一个错误。一个continuación，我们可以从硬件上对新的参考算法进行验证。
Conversión de tramas en muestras y generación de señales de控制。
ejegrios y plantillasdeverificacióndematlab y simu金宝applink
Descubra cómo utilizar los algoritmos y las pruebas de 5G Toolbox™o LTE Toolbox™para verificar su implementación en硬件。
Cosimulación de HDL y FPGA
Utilice HDL Verifier™para verificar su - verificar de hardware a través de la simulación RTL en kit de desarrollo de FPGA conectado a su entorno de MATLAB o Simulink。金宝app
将FPGA和Simulink的原型连接起来金宝appVerificación basada硬件高密度脂蛋白校验。
无线电定义软件平台(SDR)
原型su aplicación inalámbrica descargando los通信工具箱的硬件选择包para SDR de Zynq®特别提款权的配置、利用和配置通常是中间价高密度脂蛋白编码器．
Despliegue en produccion
使用HDL Coder的通用接口，RTL和axis独立于平台和其他硬件的生存模式。
Generación de código con interfaces de interconexión de SoC。
