MathWorks自动化视觉系统设计在fpga和asic上的实现

Vision HDL工具箱自动生成fpga验证的代码,帧大小高达8k分辨率和高帧率视频

纳蒂克,马萨诸塞州,美国-(2020年2月26日)

MathWorks今天宣布,随着MATLAB和Simulink产品系列2019b版本的发布,金宝app视觉HDL工具箱包括本地多像素流媒体支持,以在fpga上处理高帧率(HFR)和高分辨率视频金宝app。视频、图像处理和FPGA设计工程师在处理4k或8k视频和分辨率为240fps或更高的视频时,可以加快对行为和实现权衡的探索和模拟。金宝搏官方网站

在工业检测、医学成像、智能、监视和 侦察(ISR)等应用中,设计用于实时处理高分辨率和HFR视频的fpga的工程师面临着满足吞吐量、资源使用和功耗目标的挑战。Vision HDL Toolbox提供可以并行处理4或8像素的块,底层硬件实现自动更新,以支持模拟和代码生成与指定的并行性。金宝app该功能帮助硬件工程师与图像和视频处理工程师协作,在抽象的高级别上探索和模拟视觉处理硬件行为。通过将HDL编码器添加到这个设计工作流,工程师可以生成综合,优化目标独立 VHDL或Verilog 代码直接从他们验证的高级模型。

MathWorks首席产品营销经理Jack Erickson表示:“在FPGA、ASIC和SoC设备上实现视觉处理算法需要在吞吐量和资源使用之间进行巧妙的权衡,而4k、8k和高帧率视频将增加这一挑战。”“探索解决方案空间并在高抽象级别上进行模拟,可以帮助工程师在提交注册传输级别(Register-Transfer level, RTL)之前更快地集中在体系结构上。Vision HDL工具箱及其原生的每时钟多像素处理自动实现所有细节,因此工程师可以专注于开发满足他们要求的硬件就绪算法。”

Vision HDL Toolbox提供像素流算法,用于在FPGA, ASIC和SoC器件上设计和实现视觉系统。它提供了一个支持多种接口类型、帧大小和帧速率的设计框架。金宝app工具箱中的视频和图像处理算法模型硬件实现,包括延迟、控制信号和行缓冲区

工具箱算法旨在在VHDLAND Verilog(带HDL编码器)中生成可读的可综合代码。生成的HDL代码是FPGA的帧大小,最多可达8K分辨率和HFR视频。

Vision HDL Toolbox R2019B在全球范围内提供。要了解更多信息,请访问:mathworks.com/下载188bet金宝搏products/vision-hdl

关于MathWorks

MathWorks是数学计算软件的领先开发人员。MATLAB,工程师和科学家的语言,是一个用于算法开发,数据分析,可视化和数字计算的编程环境。金宝appSimulink是用于多麦田和嵌入式工程系统的仿真和模型设计的框图环境。全球工程师和科学家依赖于这些产品系列,加速汽车,航天,电子,金融服务,生物技术制药等行业的发现,创新和开发的步伐。Matlab和Simu金宝applink也是世界上大学和学习机构的基础教学和研究工具。MathWorks成立于1984年,在16个国家拥有超过5000人,其中包括美国马萨诸塞州纳尼克的总部。有关其他信息,请访问mathworks.com

MATLAB和Simu金宝applink是The MathWorks, Inc.的注册商标。看到mathworks.com/trademarks有关其他商标列表。其他产品或品牌名称可能是其各自持有人的商标或注册商标。