FPGA-in-the-Loop
在模拟器和电路板之间创建FPGA在环链路使您能够：
直接对照Simulink中的算法验证HDL实现金宝app®还是MATLAB®.
将Simulink或MATLAB中的数据和测试场景应用到FPGA上的H金宝appDL设计中。
将现有HDL代码与Simulink或MATLAB中正在开发的模型集成。金宝app
在使用fpga -in- loop (FIL)模拟之前，您必须下载您的板的支持包。金宝app看到下载FPGA单板支持包金宝app。或者，您可以手动创建自定义电路板定义文件，以便与FIL模拟一起使用。请参阅FPGA板定制.
下载单板支持包后，选择一个仿真工作流。金宝app看到FPGA-in-the-Loop模拟工作流。要了解FIL模拟的工作原理，请参阅FPGA在环仿真.
应用程序
| FPGA在环向导 | 生成FPGA在环（FIL）块或系统对象从现有的HDL文件 |
物体
hdlverifier。FILSimulation |
费尔仿真与MATLAB |
功能
programFPGA |
在FPGA上加载编程文件 |
块
| 费尔模拟 | 在FPGA硬件上模拟HDL代码金宝app |
话题
概述
选择生成块还是系统对象™，并决定是使用FIL Wizard还是HDL Workflow Advisor。
fpga在环(FIL)仿真提供了使用Simulink或MATLAB软件在真实硬件中测试任何现有HDL代码设计的能力。金宝app
FIL要求及准备
DUT块和系统对象FIL模拟指南。
FPGA板支持包包含用于FPG金宝appA在环（FIL）仿真、数据捕获或MATLAB AXI master的所有受支持板的定义文件。
将MATLAB路径设置为Xilinx®，Microsemi®,英特尔®软件
介绍自动支持包设置过程中的步骤，用于配置与fpga在环中使用的硬件。金宝app
描述为FIL准备硬件和硬件工具所需的步骤。
从遗留代码生成FIL接口
从现有HDL源文件生成一个FPGA在环块，然后在Simulink仿真中包含FPGA实现。金宝app
从现有的HDL源文件生成一个FPGA在环系统对象，然后在MATLAB仿真中包含FPGA实现。
此示例演示如何使用HDL验证器设置FPGA在环（FIL）应用程序™.
此示例演示如何验证使用滤波器设计HDL编码器生成的数字上变频器设计™ 采用FPGA在环仿真。
从Simulink模型生成FIL块（需要金宝appHDL编码器许可证）
使用HDL Workflow Advisor生成测试台并启用代码覆盖率（HDL编码器）
使用HDL Workflow Advisor为生成的HDL代码生成测试台和代码覆盖率。
使用Simulink的HDL Workflow Advisor进行FIL仿真金宝app
使用HDL Workflow Advisor生成一个fpga在环模型。
故障排除
修复常见错误消息和问题。
特色实例
你也可以从以下列表中选择一个网站:
