需求和先决条件

下载188bet金宝搏本例所需的产品:

概述

QAM接收方模型的顶层结构如下图所示。对QAM Tx HDL和QAM Rx HDL子系统进行了优化，用于生成HDL代码。使用HDL编码器，我们可以从这两个子系统生成HDL代码。这个示例附带生成的HDL代码，因此您不必为这个练习生成代码。

建立代码生成模型

要在HDL中构建一个完整的行为测试平台，我们需要通道子系统和出错率子系统的行为模型。利用这些模型，我们可以为这两个子系统生成SystemVerilog DPI-C组件。在生成DPI-C组件之前，我们需要首先设置代码生成选项。

从svdp金宝appi_qam模型中打开Simulink模型配置参数面板。设置以下参数:

选择代码生成->系统目标文件。单击Browse按钮并选择“systemverilog_dpi_gr .tlc”。

如果你有嵌入式编码器，你可以选择'systemverilog_dpi_ert'目标文件。

在“工具链”设置中，如果您使用的是Windows，请选择Visual Studio版本之一;如果您使用的是Linux，请选择GCC工具链之一。

接下来，通过在MATLAB中执行以下两个命令，导出DPI-C组件:

> > rtwbuild (svdpi_qam /频道)

> > rtwbuild (“svdpi_qam / ErrorRate”)

运行生成的测试平台

对于Mentor Graphics ModelSim/QuestaSim，

做QAM_DPIC_tb_mq.do

节奏的:

sh QAM_DPIC_tb_incisive.sh

仿真结束时，错误率打印如下:

*************模拟摘要********************

误码率：0.001356

错误数:4.000000

接收比特数:2950.000000

*******************************************************