断言
生成SystemVerilog断言金宝app断言
- 库:
HDL验证器/用于DPI-C SystemVerilog
描述
的断言Block断言它的输入信号是非零的。如果它的输入为零,块在默认情况下停止模拟并显示错误消息。当你生成一个DPI-C SystemVerilog组件时,块会立即创建一个SystemVerilog断言。使用block参数,你可以:
启用或禁用断言。
指定一个MATLAB®Simulink的表达式金宝app®来计算断言失败的时间。
为Simulink选择金宝app停止模拟或继续模拟,但在断言失败时显示警告。
使用DPI-C参数来控制运行时选项:
指定生成断言的严重性。
当断言失败时指定自定义消息或操作。