主要内容

创建赛灵思公司KC705评估板定义文件

概述

对于FPGA在环，您可以使用自己的合格FPGA板，即使它不在MathWorks提供的预注册FPGA板列表中®．使用“新建FPGA板”向导，可以创建描述自定义FPGA板的板定义文件。

在本例中，您可以遵循为Xilinx创建板定义文件的工作流®KC705评估板与FIL模拟使用。

开始之前你需要知道的

  • 检查单板规格，以便准备以下信息:

    • FPGA接口到以太网PHY芯片

    • 时钟引脚的名称和数字

    • 重置引脚名称和编号

    在本例中，将向您提供所需的信息。一般来说，您可以在单板规格文件中找到此类信息。本例使用KC705 Kintex-7 FPGA用户指南的评估板，由Xilinx出版。

  • 要进行验证，必须使用Xilinx或Altera®在你的路上。使用hdlsetuptoolpath(高密度脂蛋白编码器)函数配置工具与MATLAB使用®．

  • 若要在添加定义文件后验证FPGA板的编程，请将自定义板附加到计算机上。但是，创建单板定义文件时，不需要连接单板。

开始新建FPGA板向导

  1. 在MATLAB提示符下输入以下命令启动FPGA Board Manager:

    > > fpgaBoardManager

  2. 点击创建自定义板，打开“新建FPGA板”向导。

提供基本的董事会信息

  1. 在“基本信息”区域框中，输入如下信息:

    • 委员会名称:输入“我的Xilinx KC705板”

    • 供应商:选择赛灵思公司

    • 家庭:选择Kintex7

    • 设备:选择xc7k325t

    • 包:选择ffg900

    • 速度:选择－2

    • JTAG链条位置:选择1

    您刚才输入的信息可以在KC705 Kintex-7 FPGA用户指南的评估板．

  2. 点击下一个．

指定FPGA接口信息

  1. 在“接口”区域框中执行以下任务。

    1. 选择费尔接口．此选项是使用fpga在环的电路板所必需的。

    2. 选择GMII“PHY接口类型”。该选项表示板载FPGA通过GMII接口连接到以太网PHY芯片。

    3. 离开用户定义的I / O清除“FPGA Turnkey Interface”选项。FPGA交钥匙工作流不是本例的重点。

    4. 时钟频率:输入200。Xilinx KC705单板具有多个时钟源。200 MHz时钟是以太网接口使用的推荐时钟频率之一(50、100、125和200 MHz)。

    5. 时钟类型:选择微分．

    6. Clock_P引脚编号:输入AD12。

    7. Clock_N引脚编号:输入AD11。

    8. 时钟IO标准-留空。

    9. 复位引脚编号:输入AB7。该值为FPGA提供全局重置。

    10. 活跃的水平:选择高电平．

    11. 复位IO标准-留空。

    您可以从电路板设计规范中获得所有必要的信息。

  2. 点击下一个．

输入FPGA引脚编号

  1. 在FILI/O窗格中，输入每个FPGA引脚的数字。此信息是必需的。

    RXD和TXD信号引脚编号从最低有效数字(LSD)到最高有效数字(MSB)输入，以逗号分隔。

    对于信号名称… 输入FPGA引脚号码…
    ETH_COL W19
    ETH_CRS R30
    ETH_GTXCLK K30
    ETH_MDC R23
    ETH_MDIO J21
    ETH_RESET_n 活用
    ETH_RXCLK U27
    ETH_RXD U30、U25 T25, U28、R19 T27, T26 T28
    ETH_RXDV R28
    ETH_RXER V26
    ETH_TXD N27、机N25 M29、L28 J26, K26,翻译,J28
    ETH_TXEN M27
    ETH_TXER N29

  2. 单击“高级选项”展开该部分。

  3. 检查生成MDIO模块覆盖PHY设置选择。

    选择此选项的原因如下:

    • Xilinx KC705单板上有跳线，可以将以太网PHY设备配置为MII、GMII、RGMII或SGMII模式。由于本例使用GMII接口，如果PHY设备设置为错误的模式，FPGA板将无法工作。当生成MDIO模块覆盖PHY设置选项时，FPGA使用MDIO总线覆盖跳线设置，并将PHY芯片配置为正确的GMII模式。

    • 这个选项目前只适用于Marvell Alaska PHY设备88E1111，这个KC705板正在使用Marvel设备。

  4. PHY地址(0 - 31):进入7。

  5. 点击下一个．

运行可选验证测试

此步骤为您提供了一个验证测试，通过执行fpga在环协同仿真来验证输入的信息是否正确。您需要在同一台计算机上安装Xilinx ISE 13.4或更高版本。这个步骤是可选的，如果您愿意，可以跳过它。

请注意

为了进行验证，您必须使用Xilinx或Altera。使用hdlsetuptoolpath(高密度脂蛋白编码器)函数配置工具与MATLAB使用。

要运行此测试，请执行以下操作。

  1. 检查执行FPGA-in-the-Loop测试选择。

  2. 如果你有板，检查测试中包含FPGA板选择。需要提供FPGA Board的IP地址。本例假设Xilinx KC705板连接到您的主机计算机，其IP地址为192.168.0.2。

  3. 点击运行选定的测试．测试大约需要10分钟才能完成。

保存单板定义文件

  1. 点击完成，退出“新建FPGA板”向导。一个另存为弹出对话框，询问FPGA板定义文件的位置。对于本例，保存为C: \ boardfiles \ KC705.xml．

  2. 点击保存命令，保存并退出。

使用新的FPGA板

  1. 保存单板定义文件后，返回到“FPGA board Manager”。在“FPGA板列表”中，您现在可以看到您定义的新板。

    点击好吧关闭“FPGA Board Manager”。

  2. 您可以从FIL向导或HDL Workflow Advisor在板列表中查看新板。

    1. 从MATLAB提示符启动FIL向导。

      > > filWizard

      单板列表中出现Xilinx KC705单板，可以选择该单板进行fpga在环仿真。

    2. 启动HDL Workflow Advisor。

      在步骤1.1中，选择FPGA-in-the-Loop并点击发射台经理．

      单板列表中出现Xilinx KC705单板，可以选择该单板进行fpga在环仿真。