主要内容
FPGA硬件验证
FPGA板与MATLAB连接®和仿真软金宝app件®用于硬件设计的验证和调试
这些功能提供了FPGA板和Simulink或MATLAB中的模拟之间的连接。金宝app
fpga -in- loop (FIL)使您能够运行与在Intel上运行的HDL设计同步金宝app的Simulink或MATLAB仿真®, Microsemi®,或者Xilinx®FPGA板。
当设计在FPGA上运行时，FPGA数据捕获是一种观察设计信号的方法。它从FPGA捕获信号数据窗口，基于您的配置和触发器设置，并将数据返回到MATLAB或Simulink。金宝app
MATLAB AXI master提供了从MATLAB访问实时板上存储位置的访问。你必须在FPGA设计中包含MATLAB AXI主IP。
要使用这些功能，您必须下载FPGA板的硬件支持包。金宝app看到下载FPGA板支持包金宝app．
- FPGA-in-the-Loop
在真实硬件中测试设计 - FPGA数据捕获
从现场FPGA捕获信号数据 - MATLAB AXI主
从MATLAB访问FPGA板上的AXI从存储器 - 自定义FPGA板定义
为FPGA验证项目创建单板定义文件
你也可以从以下列表中选择一个网站:
