开始吧HDL验证者
HDL验证器™允许您测试和验证Verilog®和vhdl.®fpga、asic和soc的设计。您可以在运行于MATLAB中的测试平台上验证RTL®或者模金宝app拟®使用Cosimulation与HDL模拟器。这些相同的测试台可以与FPGA和SoC开发板一起使用，以验证硬件中的HDL实现。
HDL验证程序提供用于调试和测试Xilinx上的FPGA实现的工具®和英特尔®董事会。您可以使用MATLAB写入并从内存映射的寄存器读取，以进行硬件测试设计。您可以将探针插入设计并设置触发条件以将内部信号上传到MATLAB以进行可视化和分析。
HDL验证程序生成用于RTL测试台的验证模型，包括通用验证方法（UVM）测试台。这些模型在支持SystemVerilog直接编程接口（DPI）的模拟器中运行。金宝app
教程
高密度脂蛋白Cosimulation
设置并运行ModelSim®和matlab测试台课程。
设置使用Simulink的HDL验证程序会话的步骤验证简单的VHDL模型。金宝app
HDL代码导入
此示例指导您通过使用Cosimulation向导设置HDL Verifier™应用程序的基本步骤。
提供如何使用协同仿真向导创建用于协同仿真的Simulink模型的说明。金宝app
TLM组件生成
此示例显示如何配置Simulink®模型，用于使用Simulink Code金宝appr™或嵌入式编码器™的TLMGenerator目标生成SystemC™/ TLM组件。
FPGA-in-the-Loop (FIL)
使用FPGA-In--in--in--in循环验证PID控制器的HDL实现
此示例显示了如何使用HDL Verifier™设置FPGA-In-Loop（FIL）应用程序。
此示例显示了如何验证使用FPGA-IN-in-Loole仿真使用FINS滤波器设计HDL编码器™产生的数字上转换器设计。
使用HDL Workflow Advisor验证生成的HDL代码（需要高密度脂蛋白编码器执照）
为生成的HDL代码选择测试台（HDL编码器）
选择一个生成的测试工作台。
使用HDL Workflow Advisor生成测试台并启用代码覆盖（HDL编码器）
使用HDL Workflow Advisor生成生成的HDL代码的测试台和代码覆盖。
设计验证自动化
- 高密度脂蛋白Cosimulation
HDL验证软件由MATLAB函数、MATLAB系统对象™和Simulink块库组成，所有这些都建立了HDL模拟器和MATLAB或Simulink之间的通信链接。金宝app
- FPGA验证
HDL验证程序使用Simulink或MATLAB金宝app和HDL Coder™以及支持的FPGA开发环境，为您的自动生成的HDL代金宝app码做好准备，以便在FPGA中实现。
- TLM组件生成
HDL验证器允许您创建一个可以在任何兼容osi的TLM 2.0环境中执行的SystemC事务级别模型(TLM)，包括一个商业虚拟平台。
- SystemVerilog DPI组件生成
HDL验证程序适用金宝app仿真软件编码器™或Matlab编码器在SystemVerilog组件中使用直接编程接口(DPI)生成C代码来导出一个子系统。
特色例子
你也可以从以下列表中选择一个网站:
