在模拟器和电路板之间创建一个fpga在环链接,使您能够:
与Simulink中的算法直接验证HDL实现金宝app®或MATLAB®.
将数据和测试方案应用于Simulink或MATLAB到FPGA上的HD金宝appL设计。
将现有的HDL代码与在Simulink或MATLAB中开发的模型集成。金宝app
在使用FPGA-In-in-Loop(FIL)模拟之前,必须下载电路板的支持包。金宝app看到下载FPGA板支持包金宝app.或者,您可以手动创建自定义板定义文件用于FIL模拟。看到FPGA董事会定制.
下载电路板支持包后,选择模拟工作流程。金宝app看到FPGA - 环路仿真工作流程.要了解FIL模拟是如何工作的,请参见FPGA-in-the-Loop模拟.
FPGA-in-the-Loop向导 | 从现有的HDL文件生成fpga -in- loop (FIL)块或System对象 |
hdlverifier.filsimulation. |
基于MATLAB的FIL仿真 |
programfpga. |
在FPGA上加载编程文件 |
FIL模拟 | 用Simulink在FPGA硬件上模拟HDL代码金宝app |
在生成块或System Object™之间选择,并决定是否使用FIL向导或HDL工作流程顾问。
FPGA-In-Loop(FIL)仿真提供了使用Simulink或MATLAB软件在任何现有HDL代码中使用Simulink或MA金宝appTLAB软件测试设计的设计。
FPGA板支持包包含所有支持的金宝app板的定义文件,用于FPGA-in- loop (FIL)仿真,数据捕获,或MATLAB AXI主。
将MATLAB路径设置为Xilinx®, Microsemi®和英特尔®软件
介绍自动支持包设置过程中的步骤,用于配置硬件,以与循环为单位使用。金宝app
介绍预备FIL的硬件和硬件工具所需的步骤。
模块和系统对象的FIL模拟DUT指南。
从现有的HDL源文件生成一个FPGA在环块,然后在Simulink仿真中包含FPGA实现。金宝app
从现有的HDL源文件生成一个FPGA在环系统对象,然后在MATLAB仿真中包含FPGA实现。
这个示例向您展示了如何使用HDL验证器™设置fpga在环(FIL)应用程序。
使用FPGA in--in--in--in--in--in循环验证数字上变频器
这个例子向您展示了如何使用fpga在环仿真验证Filter design HDL Coder™生成的数字上变频器设计。
使用MATLAB的HDL Workflow Advisor进行仿真
使用HDL Workflow Advisor生成一个fpga在环系统对象和测试台。
使用HDL工作流顾问生成测试台并启用代码覆盖率(高密度脂蛋白编码器)
使用HDL Workflow Advisor为生成的HDL代码生成测试平台和代码覆盖率。
在Simulink中使用HDL Workflow Advisor进行FIL仿真金宝app
使用HDL Workflow Advisor生成FPGA-In-循环模型。
修复了常见的错误消息和问题。