费尔仿真与MATLAB
的Filsimulation.
System object™将FPGA执行连接到MATLAB®试验台。它通过将输入信号应用于与FPGA上运行的HDL模型应用于和读取输出信号来实现。您可以使用此对象通过仅使用输入或输出端口配置对象来模拟源或宿设备。
运行由与FPGA执行通信的Matlab测试台组成的模拟:
定制hdlverifier。FILSimulation对象使用FPGA-in-the-Loop向导.
在设计中创建对象并设置其属性。
使用参数调用对象,就像它是一个函数。
要了解更多关于System对象如何工作的信息,请参见什么是系统对象?.
创建一个hdlverifier。Filsimulation.
系统对象,使用FPGA-in-the-Loop向导自定义Filsimulation.
系统对象。FILWizard的输出是一个名为最高级的
_fil,最高级的
是顶级HDL模块的名称。然后,您可以通过将System对象赋值给一个局部变量来创建它。
filobj = toplevel_fil
创建由fpga在环向导定制的System对象。最高级的
是HDL代码中顶级模块的名称。
你可以创建System对象并设置它的属性:
filobj = toplevel_fil (InputSignals,{‘/高级/ in1’,‘/高级/ in2},…OutputSignals,{/高级/着干活,“/高级/ out2”},…OutputDataTypes,{“双”、“定点”},…“OutputSigned”,真、假);
filobj = toplevel_fil;filobj.outputdatatypes = char('textpoint','整数','fixedpoint');filobj.outputsigned = [false,true,true];
要使用对象函数,请指定System对象作为第一个输入参数。例如,释放名为system的对象的系统资源obj
,使用下面的语法:
发行版(obj)