主要内容

使用HDL协同模拟验证维特比解码器

此示例演示如何使用HDL验证器™ 与Mentor Graphics ModelSim®/QuestaSim®或Cadence Incisive®/Xcelium®一起验证定点维特比解码器的HDL代码。

打开Simulin金宝appk模型

启动HDL模拟器

在启动HDL模拟器之前,确保可执行文件位于MATLAB®系统路径上。双击启动命令

运行模拟

当HDL模拟器编译完VHDL文件并加载模拟后,文本“Ready for cosimulation…”将显示在HDL模拟器命令窗口中。看到此文本后,从打开的模型启动Simulink模拟。金宝app

当模拟停止时,观察“BER显示”块上显示的误码率。

使用不同的参数重新运行模拟。

有两个参数控制此模型的行为。第一个是帧大小,另一个是用于模拟的Es/No。您可以在MATLAB控制台中更改这些参数。例如,

FrameSize=10;EsNo=5;

然后,可以通过从模型中再次启动模拟,使用更新的参数重新运行协同模拟。

完成模拟

关闭HDL模拟器会话。然后返回Simulink并关闭模型。金宝app