视觉HDL工具箱
为fpga和asic设计图像处理、视频和计算机视觉系统
Vision HDL Toolbox™提供像素流算法，用于fpga和asic上的视觉系统的设计和实现。它提供了一个设计框架，支持多种接口类型、帧大小和帧速率，包括高清(108金宝app0p)视频。工具箱中的图像处理、视频和计算机视觉算法使用适合于HDL实现的体系结构。
工具箱算法被设计成在VHDL和Verilog中生成可读、可合成的代码(使用HDL Coder™)。生成的HDL代码可以实时处理1080p60。
工具箱功能可作为MATLAB®系统对象和Simulink金宝app®块。
开始
学习Vision HDL工具箱的基础知识
视频格式和接口
在基于帧的视频流和像素流之间转换
HDL-Optimized算法设计
选择用于流视频处理的块或系统对象
HDL代码生成和部署
使用HDL Coder生成HDL代码，使用HDL Verifier™进行验证，使用硬件支持包进行原型验证金宝app
你也可以从以下列表中选择一个网站:
