FPGA硬件验证
使用MATLAB连接FPGA板®和仿真软金宝app件®用于硬件设计的验证和调试
这些特性提供了FPGA板与Simulink或MATLAB中的仿真之间的连接。金宝app
fpga -in- loop (FIL)使您能够运行与Intel上运行的HDL设计同步的金宝appSimulink或MATLAB仿真®, Microsemi®或Xilinx®FPGA板。
FPGA数据捕获是当设计在FPGA上运行时观察来自设计的信号的一种方法。它根据您的配置和触发器设置从FPGA捕获信号数据窗口，并将数据返回到MATLAB或Simulink。金宝app
MATLAB AXI master提供从MATLAB访问实时板上内存位置。您必须包括MATLAB AXI主IP在您的FPGA设计。
要使用这些功能，您必须为您的FPGA板下载硬件支持包。金宝app看到下载FPGA板支持包金宝app．
- FPGA-in-the-Loop
在实际硬件中测试设计 - FPGA数据捕获
从现场FPGA捕获信号数据 - MATLAB AXI Master
从MATLAB中访问FPGA板上的AXI从存储器 - 自定义FPGA板定义
为FPGA验证项目创建板定义文件
您也可以从以下列表中选择网站:
