FPGA硬件验证
用MATLAB连接FPGA板®和Sim金宝appulink®用于验证和调试硬件设计
这些功能提供了FPGA板和Simulink或MATLAB仿真之间的连接。金宝app
FPGA在环（FIL）使您能够运行Simulink或MATLAB仿真，该仿真与在Inte金宝appl上运行的HDL设计同步®，Microsemi®，或Xilinx®FPGA板。
FPGA数据捕获是一种在FPGA上运行设计时观察设计信号的方法。它根据配置和触发器设置从FPGA捕获信号数据窗口，并将数据返回到MATLAB或Simulink。金宝app
MATLAB AXI master提供从MATLAB访问实时板载内存位置的功能。您必须在FPGA设计中包含MATLAB AXI master IP。
要使用这些功能，必须下载FPGA板的硬件支持包。请参阅金宝app下载FPGA板支持包金宝app.
- 环路中的FPGA
真实硬件中的测试设计 - FPGA数据捕获
从现场FPGA捕获信号数据 - MATLAB AXI Master
从MATLAB访问FPGA板上的AXI从存储器 - 自定义FPGA板定义
为FPGA验证项目创建板定义文件
您还可以从以下列表中选择网站：
