开始高密度脂蛋白验证器

测试和验证Verilog而且硬件描述语言(VHDL)使用HDL模拟器和FPGA板

HDL验证器™让您测试和验证Verilog^®和硬件描述语言(VHDL)^®fpga, asic和soc的设计。您可以通过在MATLAB中运行的测试台架验证RTL^®或仿真金宝app软件^®使用与HDL模拟器的联合仿真。这些相同的测试台可以与FPGA和SoC开发板一起使用，以验证硬件中的HDL实现。

HDL Verifier提供了在Xilinx上调试和测试FPGA实现的工具^®和英特尔^®董事会。您可以使用MATLAB写入和读取内存映射寄存器，以测试硬件上的设计。您可以在设计中插入探针并设置触发条件，将内部信号上传到MATLAB中进行可视化和分析。

HDL Verifier生成用于RTL测试台架的验证模型，包括通用验证方法(UVM)测试台架。这些模型在支持SystemVerilog直接编程接口(DPI)的模拟器中本机运行。金宝app

安装与配置

金宝app支持EDA工具和硬件

教程

高密度脂蛋白Cosimulation

用MATLAB测试平台验证HDL模块

设置并运行ModelSim^®MATLAB测试台架会话。

用Simulink测试平台验证HDL模块金宝app

设置使用Simulink验证简单VHDL模型的HDL验证器会话的步骤。金宝app

HDL代码导入

MATLAB系统对象的协同仿真向导

本示例指导您完成使用Cosimulation Wizard设置HDL Verifier™应用程序的基本步骤。

用Simulink验证凸起余弦滤波器设计金宝app

提供有关如何使用“协同仿真向导”创建用于协同仿真的Simulink模型的说明。金宝app

TLM组件生成

开始使用TLM生成器

本示例展示了如何配置Simulink®模型，以使用Simulink Code金宝appr或Embedded Coder™的tlmgenerator目标生成SystemC™/TLM组件。

FPGA-in-the-Loop (FIL)

用fpga在环验证PID控制器的HDL实现

本示例向您展示如何使用HDL Verifier™设置一个FPGA-in-the-Loop (FIL)应用程序。

使用fpga在环验证数字上变频器

该示例向您展示了如何使用fpga在环仿真验证Filter design HDL Coder™生成的数字上转换器设计。

验证生成的HDL代码与HDL工作流顾问(要求高密度脂蛋白编码器许可)

为生成的HDL代码选择一个测试平台(高密度脂蛋白编码器)

选择一个生成的测试平台。

使用HDL工作流顾问生成测试平台并启用代码覆盖(高密度脂蛋白编码器)

使用HDL Workflow Advisor为生成的HDL代码生成测试台和代码覆盖。

设计验证自动化

高密度脂蛋白Cosimulation
HDL验证器软件由MATLAB函数、MATLAB系统对象™和Simulink块库组成，所有这些都在HDL模拟器和MATLAB或Simulink之间建立通信链接。金宝app
FPGA验证
HDL验证器与Simulink或MATLAB和H金宝appDL Coder™以及支持的FPGA开发环境一起工作，为在FPGA中实现自金宝app动生成的HDL代码做好准备。
TLM组件生成
HDL Verifier允许您创建一个SystemC事务级模型(TLM)，该模型可以在任何与osi兼容的TLM 2.0环境中执行，包括商业虚拟平台。
SystemVerilog DPI组件生成
HDL验证器工作金宝app仿真软件编码器™或MATLAB编码器在SystemVerilog组件中使用直接编程接口(DPI)将子系统导出为生成的C代码。