这个例子展示了如何设计和分析4端口耦合器。
4端口耦合器有直通端口、耦合端口和隔离端口。对于等分流耦合器,功率在直通端口和耦合端口之间均匀分流,理想耦合系数为3db。没有电源耦合到隔离端口。在本例中,您将设计和分析一个分支线耦合器和牵引线耦合器。
分支线耦合器是一个3db耦合器,在通过和耦合臂之间平均分配功率。它也被称为正交混合,因为90度相位差的输出从通过和耦合器臂。所有端口匹配,功率输入端口1平均分配到端口2和端口4,输出之间有90度相移。端口3(隔离端口)没有电源耦合。
使用对象couplerBranchline创建一个Branchline耦合器并将其可视化。
耦合器= couplerBranchline;图;显示(耦合器);
的高度
属性控制RF PCB Catalog元件的基板厚度。改变Height属性可以改变基底厚度。
改变高度
特性的分支线耦合器0.508毫米。使用设计
功能设计了3ghz的分支线耦合器并实现了可视化。
耦合器。高度= 0.508e-3; coupler = design(coupler,3e9); figure; show(coupler);
使用sparameters
函数来计算s参数,并使用rfplot
函数。
晶石= sparameters(耦合器,linspace (1 e9 5 e9 31));图;rfplot(石膏);
由于结果中有16条曲线,让我们从三个不同的部分来分析结果。
图;rfplot(晶石,1,1);持有在;rfplot (spar 2 2);持有在;rfplot(石膏、3、3);持有在;rfplot(石膏、4、4);持有从;
结果表明,所有端口在3 GHz时匹配良好,S11、S22、S33和S44的值接近-30 dB。
通过分析S21, S31, S41的值来了解当输入应用到端口1时支线耦合器的行为。
图;rfplot (spar 2 1);持有在;rfplot (spar 3 1);持有在;rfplot (spar 4 1);持有从;
结果表明,端口2和端口4的功率平均分配。端口3被隔离。
绘制S21和S41的相位图,以了解输出端口之间的相位差异。
人物,rfplot (spar 2 1,“角”);持有在rfplot (spar 4 1,“角”);持有从;
结果表明,在设计频率下,输出端口之间的相位差接近90度。因此,当输入应用到端口1时,端口2和端口4的输出相位相差90度。
通过分析S13, S23, S43的值,了解当端口3输入时分支线耦合器的行为。
图;rfplot(石膏、2、3);持有在;rfplot (spar 4 3);持有在;rfplot(晶石,1,3);持有从;
结果表明,端口2和端口4的功率相等。端口1被隔离。
绘制S23和S43的相位图,以了解输出端口之间的相位差异。
人物,rfplot(晶石,2、3、“角”);持有在rfplot (spar 4 3,“角”);持有从;
结果表明,在设计频率为3 GHz时,输出端口之间的相位差接近90度。因此,当输入应用到端口3时,端口2和端口4的输出相位相差90度。
使用当前的
方法可视化分支线耦合器上的电流分布
图;当前(耦合器3 e9);
Ratrace耦合器是一种并耦合器和也被称为180度环混合作为输出端口展览180度的相移。参照如下所示的180度混合,一个信号应用于港口3将均匀地分成两个同步组件端口2和4。端口1被隔离。如果输入应用在端口1,信号被相等地分成两个分量,在端口2和端口4有180度的相位差。端口3被隔离。当作为合成器工作时,当输入信号应用于端口2和端口4时,输入之和出现在端口3,差值出现在端口1。因此端口3和端口1分别被称为和端口和差端口。
使用couplerRatrace对象创建一个Ratrace耦合器并将其可视化。
耦合器= couplerRatrace;图;显示(耦合器);
改变牵引力耦合器的高度属性。使用设计功能来设计3ghz的tracrace耦合器并对其进行可视化。
耦合器。高度= 0.762e-3; coupler = design(coupler,3e9); figure; show(coupler);
使用sparameters
函数来计算牵引器的s -参数,并使用rfplot
函数。
晶石= sparameters(耦合器,linspace (1 e9 5 e9 31));图;rfplot(石膏);
由于结果中有16条曲线,让我们从三个不同的部分来分析结果。
图;rfplot(晶石,1,1);持有在;rfplot (spar 2 2);持有在;rfplot(石膏、3、3);持有在;rfplot(石膏、4、4);持有从;
结果表明,所有端口在3 GHz时匹配良好,S11、S22、S33和S44的值均大于-30 dB。
通过分析S21, S31, S41的值,了解端口1输入时的Ratrace耦合器的行为。
图;rfplot (spar 2 1);持有在;rfplot (spar 3 1);持有在;rfplot (spar 4 1);持有从;
结果表明,端口2和端口4的功率平均分配。当输入应用到端口1时,端口3被隔离。
绘制S21和S41的相位图,了解输出端口的相位差。
人物,rfplot (spar 2 1,“角”);持有在rfplot (spar 4 1,“角”);持有从;
结果表明,在设计频率下,输出端口之间的相位差接近180度。因此,当输入应用于端口1时,端口2和端口4的输出相位相差180度。
分析S23, S43, S13的值,以了解当输入应用到端口3时Ratrace耦合器的行为。
图;rfplot(石膏、2、3);持有在;rfplot (spar 4 3);持有在;rfplot(晶石,1,3);持有从;
结果表明,端口2和端口4的功率平均分配。当输入应用到端口3时,端口1被隔离。
绘制S23和S43的相位图,以了解输出端口之间的相位差。
人物,rfplot(晶石,2、3、“角”);持有在rfplot (spar 4 3,“角”);持有从;
结果表明,在设计频率为3 GHz时,输出端口之间的相位差接近0度。因此,当输入应用于端口3时,端口2和端口4的输出是相的。
使用当前的
方法可视化的电流分布在牵引力耦合器
图;当前(耦合器3 e9);