主要内容

串行连接设计

设计PCIe、USB、以太网等高速串行链路

串行连接设计师App为千兆串行链路提供了一个专用的系统级设计和分析环境。以图形的方式捕获您的串行链路设计,并使用不同的物理布局和均衡策略进行实验,以预测设计方案如何影响运营边际和链路的误码率(BER)。使用网络特性来模拟不均衡模拟网络的行为。这可以快速评估模拟信道设计的不同折衷。使用统计和时域分析获得的SerDes均衡技术和时钟恢复模型预测链路的端到端行为。利用串扰分析确定攻击者信号对信道整体误码率的影响。

使用串行连接设计师配置高速串行链接的应用程序。设置模拟参数,指定拐角条件,定义刺激模式。设置预布局分析以运行SPICE、网络表征、统计和时域模拟,以分析自定义串行链接。视图和解释结果使用信号完整性的观众如果您有RF PCB Toolbox™的许可证,您也可以设置和分析串行链路设计的后布局PCB数据库。您可以修改堆栈和面板堆栈模型,并自定义通道,并查看更改如何影响您的设计。

应用程序

串行连接设计师 分析串行链路应用的PCB设计
信号完整性的观众 查看串行链路设计器或并行链路设计器应用程序的信号完整性结果

主题

配置串行链路项目

串行链路设计中的仿真参数

设置参数控制SPICE仿真和统计,时域,波形分析。

在串行链路设计中指定拐角条件

指定要在串行链接项目中模拟的过程角和刻蚀角。

串行链路设计中的刺激模式

为串行链路项目的时域分析定义刺激模式。

设计串行链路时的抖动和噪声模型

增加TX时钟抖动,RX时钟抖动,RX时钟恢复抖动和噪声。

Pre-Layout分析

串行链路的预布局分析

学习预布局分析的基础知识。

为预布局分析定制串行链接项目

编辑传输线模型、指示器、s -参数和IBIS文件来定制预布局分析。

串行链路预布局分析结果

查看、解释和调试预布局分析结果。

在信号完整性工具箱中运行并行模拟

通过使用parallel Computing Toolbox™并行运行模拟,减少运行完整模拟集所需的时间。

布线后的验证(需要射频PCB工具箱

串行链路的后布局验证

验证系统级集成电路和PCB设计数据库的时间裕度。

串行链路工程中的堆叠与提取控制

编辑堆栈和控制面板模型。

串行链路项目中的Via和stack管理

使用Stackup编辑器和PadStack编辑器管理通道和堆栈。

特色的例子