DDR4实现装备电平原始卡片B
实现一个第三个DDR4原始卡片B RDIMM界面pre-layout分析或布线后的验证。
这DDR4原始卡B RDIMM实现信号完整性组件包括方框图,系统配置,传送网和图书馆,可以轻松修改以匹配您的具体实现。您可以修改装备以匹配您的确切DDR4实现。然后,执行完整的pre-layout解决方案空间分析和/或全部布线后的验证波形质量和时间的利润。
打开DDR4原始卡片B工具包
打开DDR4原始卡B工具包并行链接设计师应用程序使用openSignalIntegrityKit函数。
openSignalIntegrityKit (“DDR4_3Slot_RC_B”);
设备概述
项目名称:DDR4_3Slot_RC_B
pop_BBB接口:第三个DDR4接口与所有3槽填充RDIMM模块
pop_XBB接口:第三个DDR4接口2槽填充RDIMM模块
pop_XXB接口:第三个DDR4接口1槽填充RDIMM模块
有两个独立的通用控制器DDR4渠道:DDR4_0 DDR4_1。只有一个通道在pre-layout分析表示。布线后的自动提取和分析模拟所有频道。这是一个288 -销缓冲DDR4 RDIMM。有72位每通道(64数据,8 ECC)和3 RDIMM槽每通道:dimm0, dimm1 dimm2。每个槽可以填充原始卡片B DDR4注册DIMM模块。
该工具支持和HSP金宝appICE IsSpice4模拟器。不需要特定的版本的模拟器在运行这个工具。
更多信息关于第三个DDR4原始卡片B实现信号完整性工具包,包括块图、系统配置、传输网络和图书馆,DDR4_3slot_rcB参考文档。pdf是附加到这个例子作为支持文件。金宝app
