检查静态差距

检查在信号的振幅范围内是否存在间隙

全部展开页面

库:
金宝appSimulink /模型验证
HDL编码器/模型验证

描述

的检查静态差距块检查输入信号在当前时间步长小于(或可选等于)静态下界或大于(或可选等于)静态上界。的上界和下界参数定义间隙的上下限。然后块在比较后执行断言。如果信号落在间隙之外，则断言为真正的(1)block什么也不做。如果不是，则默认情况下，该块将暂停模拟并返回一个错误消息。

输入信号和边界可以是标量、向量或矩阵。输入和边界必须是相同的数据类型。块根据信号的不同将输入值与边界进行不同的比较。

当将标量与向量或矩阵进行比较时，块将标量与非标量输入信号或边界的每个元素进行比较。
当比较向量或矩阵信号与其他向量或矩阵时，块逐项比较输入信号和边界。
对于具有多个向量或矩阵作为输入信号或边界的模型，这些向量或矩阵必须具有相同的维数。

港口

输入

全部展开

`Port_1`-输入信号检查间隙
标量|向量|矩阵

输入信号块检查信号值是否小于静态下界或大于静态上界。

数据类型:一半|单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点|枚举|公共汽车

输出

全部展开

`Port_1`-断言输出信号
标量

输出信号是真正的(1)如果断言成功，则假(0)如果断言失败。如果在“配置参数”窗口中，在“数学和数据类型节,在先进的参数,你选择实现逻辑信号为布尔数据，则输出数据类型为布尔．否则，信号的数据类型为双．

依赖关系

要启用此输出端口，请设置断言输出信号参数复选框。

数据类型:双|布尔

参数

全部展开

`上界`-上边界值
标量|向量|矩阵

指定输入信号的振幅范围的上限。

编程使用

参数:马克斯

类型:特征向量

价值观:标量|向量|矩阵

默认值:' 0 '

`包容的上界`—包含范围的上限值
`在`(默认)|`从`

选中此复选框可使有效输入振幅的范围包括上限。

编程使用

参数:max_included

类型:特征向量

价值观:“上”|“关闭”

默认值:“上”

`下界`-下边界值
标量|向量|矩阵

指定输入信号的振幅范围的下界。

编程使用

参数:最小值

类型:特征向量

价值观:标量|向量|矩阵

默认值:' 0 '

`包容的下界`—包含范围的下界
`在`(默认)|`从`

选中此复选框可使有效输入振幅的范围包括下界。

编程使用

参数:min_included

类型:特征向量

价值观:“上”|“关闭”

默认值:“上”

`启用断言`—启用或禁用检查
`在`(默认)|`从`

清除此参数将禁用块，并导致模型的行为就像块不存在一样。要启用或禁用所有验证块，无论该选项如何设置，请进入“配置参数”窗口，单击诊断>数据的有效性,扩大先进的参数部分,并设置启用模型验证块来让所有或禁用所有．

编程使用

参数:启用

类型:特征向量

价值观:“上”|“关闭”

默认值:“上”

`断言失败时的模拟回调(可选)`-断言失败时要计算的表达式
`'＇`(默认)| MATLAB表达式

指定一个MATLAB^®表达式在断言失败时求值。因为表达式是在MATLAB工作空间中计算的，所以在该工作空间中定义表达式中使用的所有变量。

依赖关系

要启用该参数，请选择启用断言参数。

编程使用

参数:回调

类型:特征向量

价值观:MATLAB的表情

默认值:'＇

`断言失败时停止模拟`—检查失败时是否停止模拟
`在`(默认)|`从`

当检查失败时，选择此参数停止模拟。清除此参数以显示警告并继续模拟。

编程使用

参数:stopWhenAssertionFail

类型:特征向量

价值观:“上”|“关闭”

默认值:“上”

`断言输出信号`-创建输出信号
`从`(默认)|`在`

选择此参数启用输出端口。

编程使用

参数:出口

类型:特征向量

价值观:“上”|“关闭”

默认值:“关闭”

`选择图标类型`-选择图标类型
`图形`(默认)|`文本`

指定块图标的样式。的图形选项在图标上显示断言条件的图形表示形式。的文本选项显示表示断言条件的数学表达式。

编程使用

参数:图标

类型:特征向量

价值观:“图形”|“文本”

默认值:“图形”

模型的例子

用“检查静态间隙块”检查信号值

这个模型在输入的正弦波上使用一个检查静态间隙块来查看信号是否落在一个定义的静态间隙内。

开放模式

块特征

数据类型	`布尔`\|`双`\|`枚举`\|`不动点`\|`一半`\|`整数`\|`单`
直接引线	`没有`
多维信号	`是的`
适应信号	`没有`
讨论二阶导数过零检测	`没有`

扩展功能

C / c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

了解如何金宝app^®编码器™生成的代码句柄模型验证块，参见配置调试模型(金宝app仿真软件编码器)．

不推荐用于生产代码。

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

HDL Coder™提供了影响HDL实现和合成逻辑的额外配置选项。

高密度脂蛋白架构

该块在模拟期间检查每个元素是小于静态下界还是大于静态上界，但是生成的代码中不包含它。

PLC的代码生成
使用Simulink®PLC Coder™生成结构化文本代码。金宝app

定点转换
使用fixed-point Designer™设计和模拟定点系统。

另请参阅

检查动态范围|检查静态上限|检查静态下界

之前介绍过的R2006a

检查静态差距

描述

港口