Tapped Delay

延迟标量信号多个样本周期和输出所有延迟版本

图书馆：
Simulink / Discrete
HDL编码器 /离散

描述

这Tapped Delay块延迟了指定数量的样本周期的输入，并为每个延迟提供输出信号。例如，当您指定时4为了延迟数and订单输出以是最老的，该块提供四个输出 - 第一个输出延迟了四个样本周期，第二个延迟延迟了三个，依此类推。使用此块及时离散信号或以不同的速率重新采样信号。

该块接受一个标量输入，并生成一个输出向量，该输出向量包含每个增量延迟的数据。指定输出向量中延迟信号的顺序订单输出向量从范围：

最老的从最古老的延迟版本开始订购输出向量，并以最新的延迟版本结束。
最新从最新的延迟版本开始订购输出向量，并以最古老的延迟版本结束。

指定第一个采样期的输出向量Initial condition范围。仔细选择此参数可以减轻不需要的输出行为。

指定样本之间的时间采样时间范围。指定使用延迟数范围。一个值-1instructs the block to inherit the number of delays by backpropagation. Each delay is equivalent to the z^-1离散时间运营商，Unit Delay块代表。

端口

Input

展开全部

`port_1`- 输入信号
标量

输入信号延迟。

数据类型：单身的|双倍的|int8|int16|int32|INT64|UINT8|UINT16|UINT32|Uint64|布尔|fixed point
复杂的数字支持：金宝app是的

输出

展开全部

`port_1`- 输入信号的延迟版本
标量|向量

All versions of the delayed input signal. Use the订单输出向量从parameter to specify the order of delayed signals in the output vector.

数据类型：单身的|双倍的|int8|int16|int32|INT64|UINT8|UINT16|UINT32|Uint64|布尔|fixed point

参数

展开全部

`Initial condition`— Initial output
`0。0`（默认）|标量

指定模拟的初始输出。这Initial conditionparameter is converted from a double to the input data type offline using round-to-nearest and saturation.

Limitations

该块的初始条件不能infor南。

程序化使用

块参数：Vinit

类型：角色向量

值：标量

默认：'0.0'

`采样时间`- 样品之间的时间
`-1`（默认）|标量|向量

Specify the time interval between samples. To inherit the sample time, set this parameter to-1。有关更多信息，请参阅指定样本时间。

程序化使用

块参数：samptime

类型：角色向量

值：标量|向量

默认：'-1'

`延迟数`- 离散时间运营商的数量
`4`（默认）|正标量|`-1`(for inherited)

指定离散时间操作员的数量为正标量或-1为了inherited.

程序化使用

块参数：numdelays

类型：角色向量

值：正标量|-1（遗传）

默认：'4'

`订单输出向量从`- 产出顺序
`最老的`（默认）|`最新`

首先指定是首先输出最古老的延迟版本还是最新的延迟版本。

程序化使用

块参数：延迟订单

类型：角色向量

值：“最古老” |'最新'

默认：'Oldest'

`在输出向量中包括当前输入`- 在输出向量中包括当前输入
`离开`（默认）|`on`

选择此复选框以在输出向量中包括当前输入。

程序化使用

块参数：包括电流

类型：角色向量

值：'''|'上'

默认：'离开'

模型示例

固定点s功能：产品和总和

How to exercise a custom C language S-function written to compute a fixed-point "product and sum" operation. To see the source code for the S-function, use the right-click context menu to select "Block Parameters". When the dialog box appears, press the Edit button.

VOIP的Internet低比特率编解码器（ILBC）

Implements the Internet Low Bitrate Codec (iLBC) and illustrates its use. iLBC is designed for encoding and decoding speech for transmission via VoIP (Voice Over Internet Protocol).

Block Characteristics

数据类型	`布尔`\|`双倍的`\|`fixed point`\|`integer`\|`单身的`
Direct Feedthrough	`no`
多维信号	`no`
可变大小信号	`no`
零交叉检测	`no`

扩展功能

C/C ++代码生成
使用Simulink®Coder™生成C和C ++代码。金宝app

HDL代码生成
Generate Verilog and VHDL code for FPGA and ASIC designs using HDL Coder™.

HDL Coder™ provides additional configuration options that affect HDL implementation and synthesized logic.

HDL Architecture

该块具有单个默认的HDL架构。

HDL块属性

CondientUntupputPipeline	Number of registers to place at the outputs by moving existing delays within your design. Distributed pipelining does not redistribute these registers. The default is`0`。For more details, seeCondientUntupputPipeline（HDL编码器）。
InputPipeline	Number of input pipeline stages to insert in the generated code. Distributed pipelining and constrained output pipelining can move these registers. The default is`0`。For more details, seeInputPipeline（HDL编码器）。
OutputPipeline	Number of output pipeline stages to insert in the generated code. Distributed pipelining and constrained output pipelining can move these registers. The default is`0`。For more details, seeOutputPipeline（HDL编码器）。
resetType	抑制重置逻辑生成。默认值为`默认`，生成重置逻辑。也可以看看resetType（HDL编码器）。

复杂的数据支持金宝app

该块支持复杂信号的代码金宝app生成。

PLC代码生成
使用仿真软件生成结构化文本代码®PLC金宝appCoder™.

定点转换
Design and simulate fixed-point systems using Fixed-Point Designer™.

也可以看看

延迟|可重复的延迟|Unit Delay|可变整数延迟

话题

指定样本时间

Introduced before R2006a

Tapped Delay

描述