死亡逻辑检测

在模拟模型之前，请使用死逻辑检测分析死逻辑模型。在金宝app^®设计Verifier™，DEAD逻辑的设计错误检测包括两个分析选项：

死亡逻辑（部分）：如果选择此选项，金宝appSimulink Design Verifier分析您的模型而不进行任何近似，例如浮点的合理近似，或循环近似。有关更多信息，请参阅近似值。有这个选项，金宝appSimulink Design Verifier没有报告主动逻辑或未确定的目标，它可能无法识别模型中的一些死亡逻辑。
此选项可用：
- 模型顾问。看使用模型顾问检查设计错误。
- 配置参数对话框设计验证者>设计错误检测窗格。
运行详尽分析：使用此选项，金宝appSimulink Design Verifier除了死亡逻辑以及未定目标之外，还报告主动逻辑。在某些情况下，此选项可以识别或查找额外的死亡逻辑。分析可以使用近似并相应地报告。
此选项可在“配置参数”对话框中找到设计验证者>设计错误检测窗格。

如果您未使用模型顾问，请检测死亡逻辑：

此示例显示如何检测死亡逻辑sldvslicerdemo_dead_logic.示例模型。死亡逻辑检测在模型中找到了导致模型元素保持不活动的模型中的无法访问的目标。

打开sldvslicerdemo_dead_logic.模型。

Open_System（'sldvslicerdemo_dead_logic'）;

在这方面设计验证者标签，在模式部分，选择设计错误检测。
点击错误检测设置。
在“配置参数”对话框中，在设计验证者>设计错误检测窗格，启用死亡逻辑（部分）选择和清晰运行详尽分析选项。
点击检测设计错误。
该软件分析了死亡逻辑模型，并在结果摘要窗口中显示结果。结果表明了七个24.发现目标是死亡的逻辑。
点击突出显示模型分析结果。死亡逻辑模型元素以红色突出显示。
打开控制器子系统，然后单击或者块以红色突出显示。结果检查员显示死亡逻辑的摘要。
这放输入等于1，所以输入端口1的或者堵塞只能是真的。状态意味着输入端口1虚假条件是死亡的逻辑。同样，输入端口2是无法到达，由于目标从未执行并且是死亡的逻辑。
要查看详细的分析报告，请在结果摘要窗口中，单击HTML.。
该报告显示模型中死亡逻辑的所有结果的摘要。

死亡逻辑

该软件存储详细分析结果致命的领域在里面金宝appSimulink设计验证程序数据文件。您可以使用数据文件进行进一步分析结果。

建议：

您可以使用Model Slicer来查找可以通过以下步骤对特定块产生影响的参数：

一种。使用Model Slicer创建SLSLICERAPI.ParameterDependence的对象。

slicerobj = slslicer（'sldvslicerdemo_dead_logic'）;pd = slicerobj.parameterdependence;

湾找到影响的参数离散时间集成商堵塞。

param = parameteraffectingblock（pd，'sldvslicerdemo_dead_logic / controller / pi控制器/离散时间积分器'）;

上面的图像显示函数返回的参数ParessionAffectingBlock.这对此产生了影响离散时间集成商堵塞。可以考虑函数返回的参数进行调整。

C。执行清理以退出模型的编译状态。

slicerobj.termate;

金宝appSimulink设计验证程序文档

获取资源