主要内容
硬件实现面板
硬件实现窗格概述
硬件板设置
| 参数 | 描述 | 默认值 |
|---|---|---|
| 处理单元 | SoC模型中用于模型参考块的处理器。 | 没有一个 |
设计的映射
模拟中的任务分析
处理器上的任务分析
操作系统/调度器
| 参数 | 描述 | 默认值 |
|---|---|---|
| 内核延迟 | 在模拟任务时指定操作系统的内核延迟。 |
|
任务和内存模拟
| 参数 | 描述 | 默认值 |
|---|---|---|
| 设置模拟任务持续时间和内存访问的种子 | 设置随机数生成器种子。 | 从 |
| 种子值 | 指定任务持续时间偏差模拟的种子值。 |
|
| 在任务开始时缓存输入数据 | 在任务开始时缓存输入数据。 |
|
板参数
| 参数 | 描述 | 默认值 |
|---|---|---|
| 设备地址 | 硬件板或设备的网络地址。 | 192.168.1.10 |
| 用户名 | 登录硬件板或设备的用户名。 |
|
| 密码 | 硬件板或设备的登录密码。 |
|
处理器
| 参数 | 描述 | 默认值 |
|---|---|---|
| 数量的核 | 设置处理器的CPU核数。 | 1 |
期权
| 参数 | 描述 | 默认值 |
|---|---|---|
| 建立行动 | 定义了如何SoC建设者当您构建模型时，工具会做出响应。 |
构建、加载和运行 |
孵蛋的
| 参数 | 描述 | 默认值 |
|---|---|---|
| CPU时钟(MHz) | CPU时钟频率，单位为MHz。 |
1000 |
外部模式
| 参数 | 描述 | 默认值 |
|---|---|---|
| 通信接口 | 传输层用于在开发计算机和硬件之间交换数据。 |
|
| 在后台线程中运行外部模式 | 在后台任务的生成代码中执行外部模式引擎。 |
|
| 港口 | 硬件板上的IP地址端口。 |
17725 |
| 详细的 | 在诊断查看器中启用外部模式执行进度和更新的视图。 |
|
FPGA设计(顶级)
| 参数 | 描述 | 默认值 |
|---|---|---|
| 查看/编辑内存映射 | 选择是否执行全局合成或每IP核合成。 |
|
| 包括一个JTAG主服务器，用于基于主机的交互 | 在目标平台上使用基于主机的脚本和集成的JTAG主程序。 |
|
| 包括处理系统 | 对于基于处理器的平台，包括处理系统。 |
|
| 中断延迟(s) | 从硬件断言中断到中断服务程序开始的延迟。 |
|
| 寄存器配置时钟频率(MHz) | 系统配置时钟驱动系统中供应商IP核的配置寄存器接口。 |
|
| IP核时钟频率(MHz) | 所有Simulink的时钟金宝app®基于生成的HDL IP核。 |
|
FPGA设计(mem控制器)
| 参数 | 描述 | 默认值 |
|---|---|---|
| 控制器时钟频率(MHz) | 内存互连和内存控制器之间的数据路径频率。 |
|
| 控制器数据宽度(位) | 存储器互连线与存储器控制器之间的数据路径的位宽。 |
|
| 带宽降低税率(%) | 对于每100个时钟，将暂停此数量的所有事务执行。 |
|
| 首次写入传输延迟(时钟) | 写请求和开始传输之间的时钟周期数。 |
|
| 最后写传输延迟(时钟) | 从写传输结束到事务完成之间的时钟周期数。 |
|
| 第一次读传输延迟(时钟) | 读取请求和开始传输之间的时钟周期数。 |
|
| 最后读传输延迟(时钟) | 从读取传输结束到事务完成之间的时钟周期数。 |
|
FPGA设计(mem通道)
| 参数 | 描述 | 默认值 |
|---|---|---|
| 互连时钟频率(MHz) | 主数据路径到互连控制器的频率，以MHz为单位。 |
|
| 互连数据宽度(位) | 以位为单位连接控制器的主数据路径的数据宽度。 |
|
| 互连FIFO深度(num突发) | 在数据被丢弃之前可以缓冲的最大爆发数。 |
|
| 互连几乎最大深度 | 当几乎达到全部深度时，附加的通道协议接口块向数据源施加压力。 |
|
FPGA设计(调试)
| 参数 | 描述 | 默认值 |
|---|---|---|
| 存储通道诊断水平 | 内存通道的内部操作可以用于调试或诊断分析。 |
|
| 包括AXI互连监视器 | 收集内存互连的性能指标，如数据吞吐量、延迟和执行的突发次数。 |
|
| 跟踪捕捉深度 | 跟踪模式中要记录的最大跟踪条目数 |
|
你也可以从以下列表中选择一个网站:
