简化的AXI4主接口
对于需要从外部内存访问大型数据集的设计，使用简化的AXI4 Master协议为算法建模。当你运行IP核心生成在工作流中，HDL Coder™生成带有AXI4主接口的IP核。AXI4主接口可以通过使用AXI4主协议在设计和外部内存控制器IP之间进行通信。
简化的AXI4主协议——写通道
您可以使用简化的AXI4 Master协议映射到AXI4 Master接口。对于写事务使用简化的AXI4主写协议，对于读事务使用简化的AXI4主读协议。
该图显示了您在axis4 Master写事务的DUT输入和输出接口上建模的信号的时序图。
DUT等待wr_ready变高以启动写请求。什么时候wr_ready变高，DUT可以发出写入请求。写请求包括数据和写主总线到从总线信号。这个巴士包括WR_LEN.那WR_ADDR.,wr_valid．WR_ADDR.指定DUT想要写入的起始地址。这WR_LEN.信号对应于本写事务中的数据元素的数量。数据只要可以发送wr_valid高。什么时候wr_ready变低，DUT必须停止在一个时钟周期内发送数据，以及数据信号变得无效。如果DUT在一个时钟周期后仍继续发送数据，则该数据将被忽略。
简化的AXI4主协议支持管道请求，因此不需要等待金宝appWR_COMPLETE.发出后续写入请求之前的信号很高。该界面在管道摊位之前支持最多金宝app16个交易（或16个数据字）wr_ready信号变低。
输出信号
模型数据和写主总线到从总线DUT输出接口处的信号。
数据：要传输的数据，有效的交易的每个周期。写主总线到从总线这包括：WR_ADDR.：启动在事务的第一个周期中采样的写入事务的地址。地址以字节为单位指定。WR_LEN.：要在事务的第一个周期中进行传输的数据值数。这WR_LEN.信号以单词指定。wr_valid:当这个控制信号变高时，表示数据在输出时采样的信号有效。
输入信号
模型写奴隶到掌握公共汽车这包括：
wr_ready：该信号对应于从机IP核心或外部存储器的背压。当该控制信号变为高电平时，它表示可以发送数据。什么时候wr_ready时，DUT必须在一个时钟周期内停止发送数据。你也可以用thewr_ready信号以确定DUT是否可以在发送第一突发信号之后立即发送第二突发信号。支持多个突发信号，这意味着金宝appwr_ready在第一个脉冲的最后一个元素被接受之后，信号保持高值以立即接受第二个脉冲。wr_bvalid(可选信号):来自从IP核的响应信号，您可以用于诊断目的。这wr_bvalid在AXI4互连接受每个突发事务之后，信号变高。如果WR_LEN.大于256.，AXI4主写模块将大突发信号分成256尺寸突发。wr_bvalid每一次256大小的爆发都会变得很高。WR_BRESP.(可选信号):来自从IP核的响应信号，您可以用于诊断目的。使用此信号wr_bvalid信号。WR_COMPLETE.（可选信号）：控制信号当一个时钟周期保持高时表示写入事务已完成。这个信号在最后一个尖叫wr_bvalid爆裂。
简化的AXI4主协议-读取通道
该图显示了在AXI4主读取事务的DUT输入和输出接口上造型的信号的时序图。这些信号包括数据那阅读船主到奴隶总线,阅读奴隶到掌上公共汽车．
DUT等待rd_aready变高以启动读取请求。什么时候rd_aready很高，DUT可以发出读取请求。读取请求由此组成rd_addr那RD_LEN.,rd_avalid.信号的信号阅读船主到奴隶总线．从IP或外部内存响应读请求通过发送数据在每个时钟周期。这RD_LEN.信号对应于要读取的数据值的数量。DUT可以收到数据只要rd_dvalid高。
阅读请求
要模拟读取请求，请在DUT输出接口下，模型阅读船主到奴隶总线这包括：
rd_addr：在交易的第一个周期中采样的读取事务的启动地址。地址以字节为单位指定。RD_LEN.:您想要读取的数据值的数量，在事务的第一个周期取样。这RD_LEN.信号以单词指定。rd_avalid.：控制信号，指定读取请求是否有效。
在DUT输入接口，实现rd_aready信号。这个信号是阅读奴隶到掌上公共汽车并指示何时接受读请求。你可以监控rd_aready信号来确定DUT是否可以发送连续的突发请求。什么时候rd_aready变高，表示DUT可以在下一个时钟周期中发送读取请求。
简化的AXI4主协议支持流水线请求，因此不需要等待读响应完成后再发出后续金宝app的读请求。在管道停止之前，该接口最多支金宝app持4个读取事务rd_aready信号变低。
读响应
在DUT输入接口，建模数据和阅读奴隶到掌上公共汽车信号。
数据:读请求返回的数据。阅读奴隶到掌上公共汽车这包括：rd_dvalid：控制信号，表示数据从读请求返回的是有效的。rd_rvalid.(可选信号):来自从IP核的响应信号，您可以用于诊断目的。RD_REP.(可选信号):来自从IP核的响应信号，指示读事务的状态。
在DUT输出接口上，您可以选择实现rd_dready.信号。这个信号是阅读船主到奴隶总线并指示DUT可以开始接受数据。默认情况下，如果您不将此信号映射到AXI4主读取界面，则生成的HDL IP核心关系rd_dready.逻辑高。
也可以看看
相关的话题
你也可以从以下列表中选择一个网站:
