德州仪器C2000处理器模型配置参数——MATLAB仿真软件金宝app - 金宝app,下载188bet金宝搏,金宝搏官方网站

调度程序选项

参数	描述	默认值
基准利率引发	设置基准利率的静态优先级任务的操作系统。	`定时器0`

构建选项

参数	描述	默认值
建立行动	定义如何嵌入编码器^®当你建立你的模型响应。	`构建、加载和运行`
禁用并行构建	选择并行编译生成的代码和驱动程序源代码以便更快地构建和部署速度。	`从`
设备名称	从选择的处理器家族选择你的设备。
使之	支持三角数学单元金宝app(本校)。	`启用`
选择CPU	选择一个CPU核心运行生成的代码在一个双核处理器,如F2837xD。
从Flash引导(独立执行)	指定如果应用程序加载到闪存。	`启用`
使用自定义链接器命令文件	显示自定义链接器命令文件必须使用在构建的行动。	`从`
链接器命令文件	期间所需的内存的路径描述文件链接。
CCS硬件配置文件	所需的代码作曲家工作室™文件下载硬件上的应用程序。
启用访问ePWM DMA寄存器而不是同学	选择访问ePWM寄存器
使DMA外围第一帧(ePWM、HRPWM eCAP, eQEP, DAC, cmps,和SDFM)代替班	选择启用DMA访问外围第一帧
使DMA外围第二帧(SPI和McBSP)代替班	选择启用DMA访问外围第二帧
使FastRTS	允许使用优化从C28x FPU fastRTS浮点数学函数库	启用
重新映射ePWMs DMA访问(需要硅修订及以上)	选择重新映射ePWMs寄存器直接存储器存取访问
配置CLA程序和数据存储器	启用该选项来配置LSRAM CLA程序或数据的内存。	`禁用`
最大LSRAM大小班计划(千瓦)	选择可用的最大LSRAM大小班计划在千语。
最大LSRAM大小对CLA数据(千瓦)	选择可允许的最大LSRAM大小CLA千语中的数据。
LSRAM大小可用CPU(千瓦)	显示剩余可用LSRAM大小千语的CPU。

孵蛋的

参数	描述	默认值
所需的CPU时钟MHz	指定所需的CPU时钟频率(CLKIN)。
使用内部振荡器	使用内部零销振荡器在CPU上。	`启用`
时钟振荡器(OSCCLK)在兆赫频率	振荡频率使用的处理器。
汽车锁相环基于OSCCLK和CPU时钟	锁相环中的值PLLCR DIVSEL,实现SYSCLKOUT在兆赫自动计算基于CPU时钟进入董事会。
锁相环控制寄存器(PLLCR)	如果您选择汽车锁相环基于OSCCLK和CPU时钟,auto-calculated控制寄存器的值匹配指定的CPU时钟值,基于振荡器的时钟频率。
锁相环输出分频器(ODIV)	计算SYSCLKOUT = ((OSCCLK×SYSPLLMULT) / ODIV) / SYSDIVSEL。
时钟分频器(DIVSEL)	如果您选择汽车锁相环基于OSCCLK和CPU时钟,auto-calculated控制寄存器的值匹配指定的CPU时钟值,基于振荡器的时钟频率。
实现SYSCLKOUT MHz = (OSCCLK×PLLCR) / DIVSEL	auto-calculated反馈值相匹配的期望C28x CPU时钟MHz价值,基于OSCCLK的值,PLLCR, DIVSEL。
设置的可实现的SYSCLKOUT MHz = (OSCCLK * SYSPLLMULT) / SYSDIVSEL CPU1计算价值	只有双重C28x CPU2核心处理器。这个参数的值必须与参数的值相同*实现在MHz SYSCLKOUT = (OSCCLK PLLCR) / DIVSEL**(自动计算)。
选择“低速外围时钟预定标器(LSPCLK)”选项用于CPU1	只有双重C28x CPU2核心处理器。这个参数的值必须与参数的值相同低速外围时钟预定标器(LSPCLK)在CPU1中指定。
低速外围时钟预定标器(LSPCLK)	预定标器值用于计算基于SYSCLKOUT LSPCLK。
低速外围时钟(LSPCLK) MHz	LSPCLK值计算使用SYSCLKOUT和LSPCLK预定标器值。
高速外围时钟预定标器(HSPCLK)	预定标器值用于计算基于SYSCLKOUT HSPCLK。
高速外围时钟(HSPCLK) MHz	HSPCLK值计算使用SYSCLKOUT和HSPCLK预定标器值。
模拟子系统时钟预定标器(ASYSCLK)	预定标器值用于计算基于SYSCLKOUT ASYSCLK。
模拟子系统时钟(ASYSCLK) MHz	ASYSCLK值计算使用SYSCLKOUT和ASYSCLK预定标器值。
连接管理器(手臂Cortex-M)时钟源	为手臂Cortex-M核心选择时钟源。	`系统锁相环`
连接管理器(手臂Cortex-M)时钟分频器	选择手臂Cortex-M核心时钟分频器。	`4`
连接管理器(手臂Cortex-M)在MHz时钟	时钟频率的计算值(MHz)提供给手臂Cortex-M核心。	`One hundred.`

ADC_x

参数	描述	默认值
选择CPU核心控制ADC_x模块	CPU核心控制ADC模块。	`汽车`
ADC时钟预定标器(ADCCLK)	c2803x c2802x的ADCCLK分配器,c2806x F28M3x F2807x或F2837x处理器。	`SYSCLKOUT / 5.0`
ADC MHz时钟频率	ADC的时钟频率,自动生成基于你选择的价值ADC时钟预定标器(ADCCLK)。	`40`
ADC的重叠采样和转换(ADC # NONOVERLAP)	启用或禁用重叠采样和转换。
ADC时钟预定标器(ADCLKPS)	HSPCLK是除以ADCLKPS(4比特值)作为第一步推导核心ADC的时钟速度。	`3`
ADC核心时钟预定标器(CPS)	后把HSPCLK速度的ADC时钟预定标器(ADCLKPS)值,将结果除以2。	`1`
ADC模块时钟(ADCCLK = HSPCLK / ADCLKPS×2) / (CPS + 1))在MHz	ADC模块时钟,这表明ADC操作时钟速度。
采集窗口预定标器(ACQ_PS)	确定抽样的宽度或收购。更高的值表示一个更大的采样周期。	`4`
获取窗口大小((ACQ_PS + 1) / ADCCLK)在微秒/通道	确定的时间采样开关是关闭的。
抵消	指定偏移值。
使用外部引用2.048 v	允许使用一个外部参考电压2.048 V。
使用外部引用	允许使用外部参考电压。
连续模式	当ADC转换(转换端)信号的生成一个结束,一个ADCINT #中断产生。中断显示前面的中断标志是否被承认。
ADC偏移校正(OFFSET_TRIM: -256年至255年)	280 x ADC支持使用金宝app9-bit值偏移校正之前添加或减去ADC的结果的结果是可用的寄存器。	`0`
VREFHI, VREFLO	当你禁用使用外部引用2.048 v或外部引用选项,ADC逻辑使用一个固定的0 - 3.3 V的输入范围,和VREFHI VREFLO被禁用。解释ADC输入比率计信号,选择外部引用选择。然后,设置高压值参考(VREFHI)和低电压参考(VREFLO)。
INT脉冲控制	集ADC时集ADCINTFLG ADCINTx相对于SOC和转换端脉冲。
SOC高优先级	使SOC高优先级模式。	`在轮询调度模式`
XINT2SOC外部销	的销ADC发送XINT2SOC脉搏。
ADCEXTSOC外部销	的销ADC接收ADCEXTSOC脉冲。	`GPIO #`
ADCEXTSOC输入x一横	显示输入x一横的ADC外部SOC。	`输入#`

电脑及相关知识

参数	描述	默认值
比较器x (COMPx)销任务	分配COMP GPIO销销。

DAC

参数	描述	默认值
DACx参考电压	选择DAC的参考电压通道,B或C。	`ADC参考电压(VREFHIA / VREFHIB)`
DACx同步信号	选择同步信号,可写的影子寄存器中的值加载到主动登记。	`SYSCLK`

eCAN_x

参数	描述	默认值
能模块在MHz时钟频率(= SYSCLKOUT)	增强的时钟模块。	`200年`
能模块的时钟频率在兆赫(= SYSCLKOUT / 2)吗	增强的时钟模块。
波特率预定标器(BRP: 2 - 256) /波特率预定标器(BRP: 1到1024)	使用这个值的比特率。	`20.`
段时间1 (TSEG1)	设置值的时间片段1。这个值,TSEG2和波特率预定标器的长度,确定eCAN总线上的一点。
时间分段2 (TSEG2)	设置值的时间分段2。这个值,TSEG1和波特率预定标器的长度,确定eCAN总线上的一点。
波特率(可以模块时钟/ BRP / (TSEG1 + TSEG2 + 1))在比特/秒	能模块通信速度在比特/秒表示。
小企业	设置消息再同步触发。
SJW	设置同步跳宽度,这决定了有多少单位的TQ操作时可以缩短或加长一点也不。
山姆	使用的样本数量的模块可以确定CAN总线的水平。
可以增强模式	启用时间标记和使用的邮箱数字16日至31日在C2000 eCAN块。
自我测试模式	如果你将这个参数设置为`真正的`、eCAN模块去环回模式。环回模式发送一个假承认消息回来。	`假`
引脚分配(Tx)	分配可以传输销使用eCAN_B模块。
引脚分配(Rx)	分配可以接收销与eCAN_B模块使用。

eCAP

参数	描述	默认值
ECAPx捕获引脚分配	显示的销用于eCAP捕获模式。	`GPIO #`
ECAPx输入x一横	为ECAP选择输入x一横	`输入#`
ECAPx APWM引脚分配	的销的eCAP APWM模式的输出被发送。	`GPIO #`
输出x一横	表示输出x一横用于选定的ECAP # APWM引脚分配参数。	`#`

ePWM

参数	描述	默认值
EPWM时钟分频器(EPWMCLKDIV)	选择ePWM时钟分频器。	`SYSCLKOUT / 1`
选择“EPWM时钟分频器(EPWMCLKDIV)”选项用于CPU1	只有双重C28x CPU2核心处理器。其值必须相同参数的值EPWM时钟分频器(EPWMCLKDIV) CPU1中选择。
TZx输入x一横	表明trip-zone输入x一横。	`输入#`
TZx引脚分配	显示的销trip-zone输入x (TZx)。	`没有一个`
旅行# MUX选择	选择旅行多路复用器(MUX)。	`禁用所有`
旅行# MUX (MUX 0 - > 31)	到目前为止表明每个MUX的输入选择。	`XXXXXXXXXXX`
选择MUX输入	选择输入多路复用器中选择`旅行# MUX选择`。	`X:禁用`
重置旅行# MUX	选项重置MUX的输入选择。
反行程输出	反转输出信号。	`从`
SYNCI输入x一横	表明SYNCI输入x一横。	`输入#`
SYNCI引脚分配	显示的销用于ePWM外部同步脉冲输入(SYNCI)。	`没有一个`
SYNCO引脚分配	分配ePWM外部同步脉冲输出(SYNCO) GPIO销。
PWM # x引脚分配	分配的销的PWM # x模块。	`GPIO #`
GPTRIP #选取引脚分配(GPIO0 ~ 63)	分配ePWM trip-zone输入GPIO销。
PWM1SYNCI / GPTRIP6SEL销任务	分配ePWM同步脉冲输入(SYNCI) GPIO销。
DCxHTRIPSEL(输入十六进制值介于0到0 x6fff)	分配数字比较高访问输入GPIO销。
DCxLTRIPSEL(输入十六进制值介于0到0 x6fff)	分配数字比较低输入去GPIO销。

I2C

参数	描述	默认值
模式	配置I2C模块`主`或`奴隶`。
地址格式	在`奴隶`模式,决定了解决I2C主集I2C模块的格式相同的模式。
自己的地址寄存器	在`奴隶`模式,输入7位(0 - 127)或10位(0 - 1023)地址,I2C模块使用。
位计数	在`奴隶`模式,设置在每个数据字节的比特数I2C模块传送和接收。
模块时钟预定标器(IPSC: 0到255)	在`主`模式下,输入一个值在0 - 255的范围内,包容,时钟频率配置模型。
I2C模块时钟频率(SYSCLKOUT / (IPSC + 1))在赫兹	显示内部频率I2C模块使用。设置这个值,改变模块时钟预定标器。
I2C主时钟频率(模块时钟频率/ (ICCL + ICCH + 10))在赫兹	显示主时钟频率。
主时钟低潮期分配器(ICCL: 1到65535)	在`主`模式,决定了sci的低状态的持续时间在I2C总线。
主时钟的时候分频器(ICCH: 1到65535)	在`主`模式,决定了高的持续时间的sci I2C总线。
使环回	在`主`模式中,启用或禁用数字环回模式。
SDA引脚分配	选择一个GPIO销作为一个I2C数据双向端口。
sci引脚分配	选择一个GPIO销作为一个I2C时钟双向端口。
使Tx中断	该参数对应于5 (TXFFIENA)的I2C传输FIFO寄存器(I2CFFTX)。
Tx FIFO中断水平	该参数对应于位4 - 0 (TXFFIL4-0)的I2C传输FIFO寄存器(I2CFFTX)。
使Rx中断	该参数对应于5 (RXFFIENA)的I2C接收FIFO寄存器(I2CFFRX)。
Rx FIFO中断水平	该参数对应于4 - 0 (RXFFIL4-0)的I2C接收FIFO寄存器(I2CFFRX)。
使系统中断	选择该参数配置五个基本I2C中断的中断请求参数启用注册(I2CIER)。
使AAS中断	使addressed-as-slave中断。
使SCD中断	使停止条件检测到中断。
使阿迪中断	使register-access-ready中断。
使纳打断	使不承认中断。
使艾尔中断	使arbitration-lost中断。

SCI_x

参数	描述	默认值
使环回	使环回功能自检和诊断。
暂停模式	悬架的类型使用在调试您的程序代码的作曲家工作室。
停止位的数量	指定数量的停止位传送。
奇偶校验方式	奇偶校验使用的类型。
字符长度字节	在每个传输或接收字符的长度。	`8`
所需的比特/秒的传输速率	指定所需的波特率。
波特率预定标器(BRR = (SCIHBAUD < < 8) \| SCILBAUD))	使用这个值规模SCI波特率。
最近的可实现的波特率(LSPCLK / (BRR + 1) / 8)比特/秒	最可实现的波特率,即基于LSPCLK和计算。
通信方式	选择模式传输和接收数据。
文章传播FIFO数据传输时中断	文章打断当可用数据在传输FIFO小于或等于中断级。	`从`
传输FIFO中断水平	水平触发SCI传输中断。	`1`
文章接收FIFO数据接收时中断	文章打断当可用数据接收FIFO大于或等于中断级。	`从`
接收FIFO中断水平	水平触发SCI接收中断。	`1`
数据字节顺序	选择一个选项来匹配数据的字节顺序被感动。
引脚分配(Tx)	将SCI传输销分配给使用SCI模块。
引脚分配(Rx)	SCI接收销分配给使用SCI模块。

SPI_x

参数	描述	默认值
模式	设置为`主`或`奴隶`。
所需的比特/秒的传输速率	指定所需的波特率。
波特率因子(SPIBRR: 3至127)	波特率的值用于计算。
最近的可实现的波特率(LSPCLK / (SPIBRR + 1))在比特/秒	最可实现的波特率,计算基于LSPCLK SPIBRR。
暂停模式	悬架的类型使用在调试您的程序代码的作曲家工作室。
使环回	使环回功能自检和诊断。	`从`
启用电话模式	支持三针,而不是正常的SPI通信四针。	`从`
使Tx中断	使SPI发送中断操作。	`从`
FIFO中断级别(Tx)	设置水平传输FIFO中断。	`0`
使Rx中断	使SPI接收中断操作。	`从`
启用高速模式	使高速SPI模式支持别针。金宝app
FIFO中断级别(Rx)	为接收FIFO中断设置水平。
FIFO传输延迟	FIFO传输延迟(在处理器时钟周期)暂停之间的数据传输。
单引脚分配	分配SPI GPIO销(单)。
SOMI引脚分配	分配SPI值(SOMI) GPIO销。
时钟引脚分配	分配GPIO的CLK销销。
STE引脚分配	分配SPI值(STE) GPIO销。

eQEP

参数	描述	默认值
EQEP # x引脚分配	分配eQEP GPIO销销。

监管机构

参数	描述	默认值
使监管机构	使看门狗定时器模块。
计数器的时钟	设置看门狗定时器周期相对于OSCCLK / 512。
定时器周期((1 /计数器时钟)×256)在几秒钟内	显示秒计时器时期。这个值改变时自动更新计数器的时钟参数。
时间事件	配置看门狗复位处理器或产生一个中断,当软件不能复位看门狗计数器。

GPIO

参数	描述	默认值
GPIO #	使用的数字输入或输出插脚连接的三个外围I / O端口。

DMA_ch #

参数	描述	默认值
支持DMA通道	启用编辑特定DMA通道的配置。
数据大小	选择数据位传输的大小。
中断源	选择外部中断触发一个DMA破裂为指定的通道。
SRC包装	指定数量的爆发之前返回当前的源地址指针源开始地址价值。
DST包装	指定数量的爆发之前返回当前目的地址指针目的开始地址价值。
SRC开始地址	设置起始地址为当前的源地址指针。
DST开始地址	设置起始地址为当前目的地址指针。
破裂	指定的16位字破灭,从1到32。
转移	指定的脉冲数转移,从1到65536。
SRC破裂一步	盈亏的当前地址指针,这个数字16位字下破裂之前。
DST破裂一步	盈亏的当前地址指针,这个数字16位字下破裂之前。
SRC转移步骤	盈亏的当前地址指针,这个数字16位字之前下一个转移。
DST转移步骤	盈亏的当前地址指针,这个数字16位字之前下一个转移。
SRC包装步骤	盈亏SRC_BEG_ADDR地址指针这个数的16位字包装事件时发生。
DST包装步骤	盈亏DST_BEG_ADDR地址指针这个数的16位字包装事件时发生。
产生中断	启用该参数有DMA通道发送一个中断CPU通过外围中断扩张(派)数据传输的开始或者结束。
使一种拍摄模式	启用该参数的DMA通道完成整个转移在回应一个中断事件触发。
同步支持	启用该参数重置DMA包装时计数器中断源将SEQ1INT ADCSYNC信号发送给DMA包装柜台。
启用连续模式	该参数选择离开DMA通道启用完成转会。通道等待下一个事件触发中断。
启用DST同步模式	启用该参数重置目标包装柜台(DST_WRAP_COUNT)同步支持启用和DMA模块接收SEQ1INT中断/ ADCSYNC信号。
设置通道1优先级最高	启用该选项当DMA通道1配置为处理高带宽数据,比如ADC数据,另一个DMA通道配置为处理低优先级数据。
使溢出中断	启用该参数有DMA通道发送一个中断CPU通过派如果DMA模块接收外部中断之前中断从相同的外围时等待服务。

EMIF #

参数	描述	默认值
EMIF时钟分频器(EMIF1CLKDIV)	时钟分频器的时钟频率的一代。	`SYSCLKOUT / 2`
为同步启用CS0记忆	芯片选择(CS0)与SDRAM接口。	`从`
使CS #为异步内存	芯片选择(CS2 / CS3 / CS4)与异步内存接口。	`从`
SDRAM列地址位	值的列地址位或所需的连接更快的页面大小。	`8`
数量的内部银行更快	许多记忆银行内部连接更快。	`3`
位内部数据总线宽度	数据总线连接更快的宽度。	`16`
刷新命令将活动周期(T_RFC)	最小数量的EM #时钟周期从刷新或负载模式命令刷新或激活命令连接更快。	`3`
行预先充电激活命令延迟周期(T_RP)	最小数量的EM #时钟周期需要从命令行预先充电到激活或刷新命令连接更快。	`1`
活跃的读或写命令延迟周期(T_RCD)	最小数量的EM #时钟周期从激活命令连接更快的读或写命令。	`2`
最后写行预先充电命令延迟周期(T_WR)	最小数量的EM #时钟周期从过去写或最后数据传输命令的命令行预先充电连接更快。	`1`
活动预先充电命令延迟周期(T_RAS)	最小数量的EM #时钟周期从预先充电激活命令行命令连接更快。	`4`
积极活跃的命令延迟周期(T_RC)	最小数量的EM #时钟周期从一个激活命令到下一个激活命令在同一银行的内部连接。	`6`
活跃的一个银行活跃的另一个命令延迟周期(T_RRD)	最小数量的EM #时钟周期从一个银行激活命令激活命令在一个不同的银行内部连接。	`1`
Self-refresh退出其他命令延迟周期(T_XSR)	最小数量的EM #时钟周期的自我刷新退出命令中的任何其他命令连接更快。	`7`
SDRAM刷新周期(tRefreshPeriod)的女士	定义了连接更快的速度刷新。	`64年`
SDRAM CAS延迟	CAS延迟要求访问连接更快。	`3`
异步模式	连接异步内存异步模式。	`正常的`
在比特异步数据总线宽度	数据总线的宽度与异步内存。	`16`
读取闪光灯设置周期(R_SETUP)	EM # CLK的循环次数从EMIF芯片选择销启用异步内存断言。	`15`
读选通脉冲持续时间周期(R_STROBE)	EM # CLK的循环次数时销启用异步内存举行活动。	`64年`
阅读斯持有周期(R_HOLD)	EM # CLK的循环次数时EMIF芯片选择举行活动deasserted销启用了异步内存。	`7`
写闪光灯设置周期(W_SETUP)	EM # CLK的循环次数从EMIF芯片选择写启用异步内存断言。	`15`
写选通脉冲持续时间周期(W_STROBE)	EM # CLK的循环次数时写启用异步内存举行活动。	`63年`
写选通持有周期(W_HOLD)	EM # CLK的循环次数时EMIF芯片选择举行活动后写启用deasserted异步内存。	`7`
扭转周期(助教)	EM # CLK的循环次数之间的最后一个异步内存访问和另一个异步内存访问的开始。	`3`
启用扩展等模式	启用异步内存的扩展等选择。	`从`
最大限度的延长周期等待异步内存(MAX_EXT_WAIT) (0 - 255)	EMIF等待(MAX_EXT_WAIT + 1) 16*时钟周期异步周期之前终止。	`128年`
销极性的扩展等	让EMIF等如果销低或高。	`高`
使等待上升中断	得到一个中断检测的基础上上升边的EM #等销。	`从`
使超时中断	得到一个中断时,EM #等销不会变得不活跃在周期中定义的数量最大限度的延长周期等待异步内存(MAX_EXT_WAIT) (0 - 255)。	`从`
使线陷阱中断	得到一个中断时无效的缓存线大小或非法内存访问。	`从`

林

参数	描述	默认值
林模块时钟频率在兆赫(LM_CLK = SYSCLKOUT / 2)	显示的频率林MHz时钟模块。
使环回	让林回送测试。
暂停模式	使用这个选项来配置林状态机的行为时如何调试程序使用一个模拟器。	`Free_run`
奇偶校验方式	使用这个选项来配置校验检查。	`没有一个`
帧长度字节	集的数据字节数在响应领域,从1 - 8个字节。	`8`
波特率预定标器(P: 0 - 16777215)	手动设置林波特,输入一个预定标器值从0 - 16777215。	`15`
波特率小数分频器(M: 0-15)	手动设置林波特,从0-15输入一个小数分频器的价值。	`4`
波特率(FLINCLK = LM_CLK / (16×(P + 1 +米/ 16))在比特/秒	显示波特率。
通信方式	启用或禁用林模块使用的id字段位ID4和ID5长度控制。	`ID4 ID5并不是用于长度控制`
数据字节顺序	林消息数据字节的字节顺序。	`Little_Endian`
数据交换的宽度	设置宽度进行数据交换。
引脚分配(Tx)	LINTX输出映射到特定的GPIO销。	`GPIO9`
引脚分配(Rx)	LINRX输入映射到特定的GPIO销。	`GPIO11`
林模式	林设置模块作为主人或奴隶。	`奴隶`
ID过滤	选择类型的口罩过滤比较林模块执行。	`ID奴隶任务字节`
ID字节	如果你设置ID过滤作为`ID字节`,使用这个选项设置ID字节,也被称为“林模式”消息ID。	`0 x3a`
ID奴隶任务字节	如果你设置ID过滤来`ID奴隶任务字节`,使用这个选项设置ID-SlaveTask字节。	`0 x30`
校验和类型	选择校验和类型。	`经典`
启用multibuffer模式	选中此复选框时,林节点发送和接收缓冲区,而不只是使用一个注册。	选择
使波特率调整模式	这个选项显示当你设定林模式来`奴隶`。	不选择
同步不一致字段错误中断	如果您启用此选项,奴隶节点生成中断当它检测到同步领域的违规行为。	`禁用`
没有响应错误中断	如果您启用此选项,林模块产生一个中断,如果它没有得到一个完整的响应超时时间内从主节点。	`禁用`
超时3唤醒信号后中断	启用时,奴隶节点生成一个中断时,将三个唤醒信号发送给主节点,不接收头的反应。	`禁用`
超时后唤醒信号中断	启用时,奴隶节点生成一个中断时将唤醒信号发送给主节点,不接收头的反应。	`禁用`
超时中断	启用时,奴隶节点生成一个中断后4秒的LIN总线上的活动。	`禁用`
唤醒中断	林奴隶模式生成一个唤醒中断基于请求或条件。	`禁用`

外部中断

参数	描述	默认值
XINT #输入x一横	显示为外部中断输入x一横。	`输入#`
XINT # GPIO	为外部中断的销。	`0`
XINT #极性	设置外部中断的极性。	`下降沿`

外部模式

参数	描述	默认值
通信接口	选择类型的通信接口模型在外部模式下运行。	`串行`
SCI模块	选择串行通信接口模块。	`SCI_A`
串行端口在MATLAB的偏好	选择使用的COM端口目标硬件。
主机接口	选择主机的接口通信目标硬件信号监控和参数调优。	`第三方校准工具`
能模块	选择模块可以使用外部模式	`eCAN_A`
可以ID命令	输入ID命令可以模块。	`2`
可以ID响应	输入可以ID响应模块。	`3`
供应商可以	输入可以供应商的模块。	`<空>`
能设备	输入设备的模块。	`<空>`
可以通道数量	输入通道数可以模块。	`<空>`
扩展可以ID	选择使用扩展的ID。	`从`
Rx邮箱号码	能模块输入Rx邮箱号码。	`0`
Tx邮箱号码	能模块输入Tx邮箱号码。	`1`
详细的	选择查看外部模式执行进展和更新在诊断查看器或MATLAB命令窗口。	`从`
自动设置日志缓冲区大小	选择自动设置preallocate的缓冲区的字节数在硬件仿真。	`在`
最大数量的连续样本	指定一个值为最大数量的连续样本参数。	`8`
使用专用计时器来提高时间戳精度	选择日志数据在ISR ISR触发率	`从`

执行分析

参数	描述	默认值
分析样本收集的数量	输入的数量分析样本收集。

SD卡记录

参数	描述	默认值
在SD卡启用MAT-file日志记录	使MAT-file SD卡的记录。	`从`
SPI模块	选择所需的SD卡的接口连接到硬件板。
SPI波特率	选择所需的选项使用SD卡SPI接口。	`最大可支持的插入SD卡金宝app`

通过

参数	描述	默认值
配置cmps #	配置比较器子系统(cmp)。	`从`
配置COMP #	配置COMPH或惠模块。	`从`
重载条件坡道参考价值(RAMPLOADSEL)	重新加载条件的参考价值。	`立即(RAMPMAXREFA)`
转化比较器输出	转化比较器输出。	`从`
使闩清楚EPWMSYNCPER事件	使闩清楚EPWMSYNCPER事件。	`从`
配置数字滤波器	为COMP #配置数字滤波器。	`从`
采样时钟预分频(0 - 1023)	设置数字滤波器的采样时钟预分频COMP #。	`0`
样本窗口大小	设置数字滤波器的采样窗口大小COMP #。	`0`
阈值样本大小	设置阈值样本窗口大小COMP #的数字滤波器。	`0`
比较器输出类型为EPWM x一横(携程#选取)	选择比较器输出类型来源COMP #。	`异步输出(中)`
比较器输出类型输出x一横(CTRIPOUT #选取)	选择比较器输出类型来源COMP #。	`异步输出(中)`
DAC参考电压	为通过选择DAC的参考电压。	`内部参考电压(VDDA)`
重载条件DAC值(SWLOADSEL)	选择重载条件DAC的价值。	`系统时钟(SYSCLK)`
EPWM外围同步事件	选择EPWM外围同步事件。	`EPWM1SYNCPER`
EPWM空白窗口事件	选择消隐的EPWM窗口	`EPWM1BLANK`
比较器迟滞值	设置的迟滞比较器的输入量。	`0`

SDFM #

参数	描述	默认值
配置过滤器#	为SDFM模块配置过滤通道。	`从`
数据引脚分配(SD # _D #)	选择数据销的配置。	`GPIO #`
时钟引脚分配(SD # _C #)	选择时钟销的配置。	`GPIO #`
调制器时钟模式	选择调制器时钟模式。	`一样的调制器数据速率(MOD_0)`
比较器滤波器类型	选择比较器滤波器类型。	`Sinc1`
比较器在样本比(COSR) [0-31]	指定比较器OSR的价值。	`0`
比较器阈值高(停止#)(0 - 32767)	指定比较器更高的阈值来检测一个超值的条件。	`0`
低阈值比较器(图象#)(0 - 32767)	指定比较器低阈值来检测一个under-value条件。	`0`
比较器更高的阈值(HLTZ) (0 - 32767)	指定比较器更高的阈值来检测超值的条件。	`0`
数据过滤类型	选择数据滤波器类型。	`Sinc1`
数据采样率(DOSR) (0 - 255)	指定数据OSR的价值。	`0`
数据过滤FIFO的深度	指定的FIFO值数据过滤器。	`0`
使数据通过PWM过滤重置	使重置数据过滤器由外部PWM输出进行比较。	`从`
ePWM模块	选择ePWM模块同步。	`打击严重有组织犯罪署的PWM #`
比较器事件# (CEVT #)中断	选择比较器事件(CEVT #)中断。	`禁用`
使高水平阈值穿越输出(HLTZ)	使阈值穿越事件检测。	`从`
使调制器时钟故障中断	为调制器启用中断时钟失败。	`从`
支持数据过滤承认中断	为新数据确认启用中断。	`从`
使比较器更高的阈值(停止)	可以检测一个超值的条件。	`从`
使比较器低阈值(图象)	可以检测一个under-value条件。	`从`
同步与PLLCLK SD数据	选择要同步的数据输入与锁相环时钟一个过滤器。	`从`
与PLLCLK SD时钟同步	选择同步锁相环时钟的时钟输入一个过滤器。	`从`

公益诉讼

参数	描述	默认值
通信接口	选择类型的通信接口运行模型。	`串行`
SCI模块	选择串行通信接口模块。	`SCI_A`
串行端口在MATLAB的偏好	选择使用的COM端口目标硬件。

模拟子系统

参数	描述	默认值
外部参考VREFHIx	允许使用外部参考电压。	`从`
VREFHIx	高电压参考。	`3.3`

被检测

参数	描述	默认值
使被检测	启用任务溢出发生时通知。	`从`
设置/清除/ GPIO切换	可以选择GPIO行动。	`在`
数字输出销设置一个溢出	指定的数字输出的数量。	`34`
GPIO设置模式	选择的模式。	`集`
额外的通知选项	选择其他选项通知任务溢出发生时。	`没有一个`
派数量	指定中断触发的饼数量泛滥。	`1`
CPU的数量	指定中断触发的CPU数量泛滥。	`1`
的函数的名称	指定要调用C函数的名称在泛滥。	`C2000_OverunFunction`

输入x一横

参数	描述	默认值
输入#引脚分配	指定的密码输入x一横。	`没有一个`

输出x一横

参数	描述	默认值
# MUX选择输出	选择输出多路复用器(MUX)。	`禁用所有`
选择MUX输入	选择MUX选择的输入`# MUX选择输出`。	`X:禁用`
输出# MUX (MUX 0 - > 31)	为每个输出MUX表示输入信号选择。	`XXXXXXXXXXXXXXXXXXXXXXX`
复位输出# MUX	选项重置MUX的输入选择。
#输出引脚分配	选择的销x一横MUX的输出信号。	`GPIO #`
使输出#门闩	使输出锁存器驱动各自的输出x一横。	`从`
反转输出#	反转信号输出x一横。	`从`

CLB x一横

参数	描述	默认值
AUXSIG # MUX选择	选择地图的MUX AUXSIG # MUX的信号。	`禁用所有`
选择MUX输入	选择MUX选择的输入`AUXSIG # MUX选择`。	`X:禁用`
AUXSIG # MUX (MUX 0 - > 31)	为每个AUXSIG MUX表示输入信号选择。	`XXXXXXXXXXXXXXXXXXXXXXX`
重置AUXSIG # MUX	选项重置MUX的输入选择。
反转AUXSIG #	颠倒的CLB x一横信号或反转AUXSIG #信号。	`从`

CLB

参数	描述	默认值
使CLB瓷砖#	选择这个选项来启用CLB瓷砖。	`从`
瓷砖#名称	指定瓷砖的名字。这个瓷砖名称将用于生成所需的函数声明和调用函数对CLB (clb_config瓷砖配置文件。c和clb_config.h)使用CLB生成工具。瓷砖的名字进入这里应该是精确匹配的瓷砖的名字在CLB工具来生成该文件。	`瓷砖#`
在# MUX选择	配置在# mux信号源类型。当地信号的类型可以是全球性的输入,输入和GPREG。	`全球输入`
输入	配置外围信号作为输入CLB瓷砖。	`ePWM #一个`
输入过滤	配置类型的输入过滤全球输入和本地输入信号类型。这个选项将禁用GPREG不适用。	`没有过滤`
启用同步	配置同步选项(同步)对全球输入和地方输入# mux选择。这个选项并不适用于GPREG类型和将被禁用。	`从`
#信号路线	选项来启用路由CLB输出信号的边缘而不是默认的外围信号。每个CLB输出信号通过一个外部多路复用器相交特定外围信号。如果启用此参数的选项将路线CLB输出特定的边缘而不是原始外围信号。
CLB配置头文件(clb_config.h)	提供clb_config CLB配置头文件的路径。h使用CLB生成工具。这个文件包含所需的函数声明和头用于配置CLB瓷砖。	`clb_config.h`
CLB配置源文件(clb_config.c)	提供clb_config CLB配置源文件的路径。c使用CLB生成工具。这个文件包含所需的函数定义用于配置CLB瓷砖。	`clb_config.c`
浏览	点击这个按钮来浏览文件的路径选择。
编辑	点击这个按钮在MATLAB打开现有的文件进行编辑^®编辑器。

模型配置参数德州仪器公司C2000处理器

硬件板设置

相关的话题