Zynq视频数据流
Xilinx的Vision HDL To金宝appolbox™支持包®Zynq.®基于硬件帮助您对FPGA和ARM定位设计®在Zynq板上的处理器。此页面介绍用于在FPGA，外部存储器，ARM处理器和Simulink之间移动视频数据的数据路径选项金宝app®主机。
Zynq Board通过FMC HDMI模块接收输入视频。视频数据流过FPGA，包括您的自定义FPGA用户逻辑。FPGA用户逻辑可以包括外部存储器中的帧缓冲器的AXI流接口或用于随机存储器访问的AXI主接口。然后将FPGA的输出发送回HDMI输出。您可以选择将视频数据导出到Simulink，或将其路由到ARM处理器。金宝app视频数据是用于HDMI和FPGA的流式像素格式。将此视频数据导入ARM处理器或Simulink时，它将转换为帧。金宝app
捕获到Simulink金宝app.
从FPGA捕获帧以Simulink，使用金宝app视频截取堵塞。通过选择其中一个包含包含该模型的模型开始视频截取堵塞：
基于帧设计的模板模型。看基于设计帧的算法。
像素流的模板模型。看设计像素流算法，用于硬件定位。
从HDL工作流程顾问生成的硬件接口模型。该模型还包括一个主机AXI接口块，具有端口读取和写入FPGA上的AXI-Lite寄存器。看从FPGA瞄准产生的模型。
外部存储器接口
模板设计为模拟提供了简化的外部存储器接口模型。为了部署，将此接口映射到参考设计的提供的内存接口。您可以模拟和部署两种外部存储器接口。
捕获到ARM处理器
要将视频路由到ARM处理器，请使用视频捕获（软件界面）堵塞。您可以在外部模式下运行此块，也可以将此块完全部署到ARM处理器。通过选择其中一个型号开始：
新模式。生成ARM处理器的代码时，它将与设置在设置的默认FPGA图像旁边运行。您可以使用上的参数更改捕获数据的视频格式视频捕获（软件界面）堵塞。
从HDL工作流程顾问生成的软件界面模型，将自定义FPGA逻辑加载到电路板后。该模型已经包括视频捕获（软件界面）堵塞。像素格式参数匹配FPGA上的视频格式设置，仅限于信息。该模型还包括一个Xilinx Zynq Axi接口块，具有端口读取和写入FPGA上的AXI-Lite寄存器。看从FPGA瞄准产生的模型。
在这些模型中的任何一个中，您可以通过运行来查看Simulink中的修改的视频帧金宝app视频查看器块在外部模式下。
相关话题
您还可以从以下列表中选择一个网站：
