Xilinx RFSoC支金宝app持HDL Coder

为RFSoC设备的FPGA部分生成代码

Xilinx的HDL 金宝appCoder™支持包^®Zynq^®UltraScale+™RFSoC器件能够生成IP核，可以使用Xilinx Vivado集成到RFSoC器件中^®设计套件。

该支持包包金宝app括流行的RFSoC开发工具包的参考设计，因此您可以生成HDL代码和端口映射到I/O和AXI寄存器，以与RF磁片和DDR存储器接口，并从MATLAB交互控制FPGA设计^®．

你可以使用SoC Blockset™用于RFSoC设备的系统级建模，自定义配置RFSoC-based董事会，以及部署完整的SoC应用程序，包括ARM的可执行文件^®Cortex-A53处理器。

设备的家庭	董事会
Xilinx Zynq UltraScale+ RFSoC Gen 1	Xilinx Zynq UltraScale+ RFSoC ZCU111评估试剂盒
Xilinx Zynq UltraScale+ RFSoC Gen 3	Xilinx Zynq UltraScale+ RFSoC ZCU216评估试剂盒

您还可以指定自定义RFSoC目标。

看到硬件支持包系统要求金宝app表当前和以前的版本、发行版和平台可用性。