滤波器设计HDL编码器

为定点过滤器生成HDL代码

Filter Design HDL Coder™生成可合成的，便携式VHDL^®和Verilog^®用MATLAB设计的实现定点滤波器的代码^®fpga或asic。它自动创建VHDL和Verilog测试台，用于模拟、测试和验证生成的代码。

开始

学习滤波器设计HDL编码器的基础知识

代码生成基础

启动HDL代码生成，语言选择，HDL代码生成脚本

过滤器配置选项

单速率，多速率，级联，其他先进的数字滤波器

优化

资源使用，时钟速度，芯片面积，延迟

定制

文件名和位置，标识符和注释，端口和重置，HDL语言结构

验证

生成HDL测试台，并与第三方EDA工具进行协同仿真

综合和工作流自动化

编译、模拟和合成脚本生成