主要内容

FIL模拟与HDL工作流顾问金宝app

步骤1:启动HDL Workflow Advisor

遵循调用HDL Workflow Advisor的说明。看到开始使用HDL工作流顾问(高密度脂蛋白编码器)．

请注意

您必须拥有HDL Coder™许可证才能使用HDL Workflow Advisor生成HDL代码。

步骤2:设置目标和目标频率

在第一步，设定目标,点击1.1设定目标设备及综合工作流程并做到以下几点:

  1. 选择FPGA-in-the-Loop的下拉列表目标工作流程．

  2. 下目标平台，从下拉列表中选择开发板。家庭，设备，包,速度由HDL工作流顾问填写。如果您还没有下载HDL Verifier™FPGA板支持包，请选择金宝app买更多的板子．下载FPGA单板支持包后，再返回此步骤。金宝app

  3. 为文件夹，输入保存工程项目文件的文件夹名称。默认为hdl_prj在当前工作文件夹下。

在步骤1.1中选择目标文件后，单击1.2设置目标频率．

  1. 设置目标频率(MHz)在FPGA上实现的时钟速度。可用的频率范围显示在频率范围(MHz)参数。对于英特尔®电路板和赛灵思®电路板，工作流顾问检查请求的频率与那些可能被请求的电路板。如果请求的频率对于该板不可能，Workflow Advisor将返回一个错误并建议一个替代频率。用于Xilinx Vivado®-金宝app支持的电路板，或PCI Express®电路板，工作流顾问不能检查频率。合成工具在要求的频率上做出最大努力，但如果无法达到指定的频率，则可以选择替代频率。默认为25MHz。

步骤3:为HDL代码生成准备模型

在第二步，为HDL代码生成准备模型，请参见2.1 ~ 2.4为HDL代码生成准备模型概述(高密度脂蛋白编码器)．

此外，请执行步骤2.5检查fpga在环兼容性以验证该模型与FIL兼容。

步骤4:HDL代码生成

在第三步，HDL代码生成，请执行步骤3.1和3.2HDL代码生成概述(高密度脂蛋白编码器)．

步骤5:设置fpga在环选项

在步骤4.1中，设置fpga在环选项，如有需要，更改这些选项:

  • FPGA-in-the-Loop连接: FIL模拟连接方法。下拉菜单中的选项将根据所选目标板支持的连接方法进行更新。金宝app如果目标板和HDL验证器支持该连接，则可以选择金宝app以太网，JTAG,或串行总线．

  • 在FPGA上开启数据缓冲:选择此选项可增强仿真性能。选中后，FIL将利用FPGA上的bram在基于帧的处理模式下缓冲以太网数据包。当BRAM资源在设计中很少时，请清除此参数。仅适用于以太网连接。

  • 委员会地址：

    在选择以太网连接时，可以根据需要调整单板的IP地址和MAC地址。

    选项 指令
    单板IP地址

    如果单板的IP地址不是默认IP地址(192.168.0.2)，则使用此选项设置单板的IP地址。

    如果默认的单板IP地址(192.168.0.2)被其他设备占用，或者需要配置不同的子网，请按照以下原则修改单板IP地址。

    • 子网地址，通常是单板IP地址的前三个字节，必须与主机IP地址的子网相同。

    • 单板IP地址的最后一个字节和主机IP地址的最后一个字节不能相同。

    • 单板的IP地址不能与其他计算机的IP地址冲突。

      例如，如果主机IP地址是192.168.8.2，那么如果可用的话，可以使用192.168.8.3。
    单板MAC地址

    一般情况下，不需要修改单板的MAC地址。如果您将多个FPGA开发板连接到一台主机，请更改任何其他板的MAC地址，以便每个地址都是唯一的。每块单板必须有单独的网卡。

    如果需要修改单板MAC地址，请单击单板MAC地址字段。指定的地址与连接到计算机的任何其他设备的地址不同。具体FPGA开发板的单板MAC地址可参考单板标签或产品文档获取。

  • 为HDL设计指定额外的源文件：

    指示用于DUT使用的其他源文件添加．若要(可选地)显示源文件的完整路径，请选中标题框显示源文件的完整路径．HDL Workflow Advisor尝试识别源文件类型。如果文件类型不正确，可以通过从文件类型下拉列表。

费尔选项

步骤6:生成FPGA编程文件和FPGA在环模型

在步骤4.2中，构建FPGA-in-the-Loop,点击运行此任务．

在构建过程中，会发生以下操作:

  • HDL Workflow Advisor生成一个以顶级模块命名的FIL块，并将其放置在一个新模型中。下图显示了包含FIL块的新模型的示例。

  • 在生成新模型之后，HDL Workflow Advisor会打开一个命令窗口:

    • 在此窗口中，FPGA设计软件执行合成、拟合、PAR和FPGA编程文件生成。

    • 当该过程完成时，命令窗口中的一条消息提示您关闭窗口。

  • HDL Workflow Advisor围绕生成的FIL块构建一个测试平台模型。

步骤7:加载编程文件到FPGA

确保您的FPGA开发板已按照电路板制造商文档的指导设置、上电并连接到您的机器。然后按照如下步骤对FPGA进行编程:

  1. 双击Simulink中的FIL块金宝app®模型来打开块掩码。

  2. 在主要选项卡上,单击负载下载编程文件到FPGA。

    加载过程可能需要几分钟，这取决于子系统的大小。对于非常大的子系统，这个过程可能需要一个小时或更长时间。

有关更多故障排除技巧，请参见加载编程文件到FPGA．

步骤8:运行模拟

在Si金宝appmulink中模拟选项卡上,单击运行．FIL模拟的结果应该与Simulink参考模型或原始HDL代码的结果相匹配。金宝app

请注意

关于初始化:Simulink每次都从时间0开始，这意金宝app味着Simulink中的RAM被初始化为0。然而，在硬件中却不是这样。如果您的设计中有RAM，那么第一次模拟将与Simulink匹配，但后续的运行可能不匹配。金宝app

解决方法是在重新运行模拟之前重新加载FPGA位流。为此，单击负载在FIL块掩码上。