4:09视频长度为4:09。
HDL验证:FPGA数据捕获
在FPGA上设计原型可以实现对真实输入的高速处理,但由于缺乏内部信号的可见性,出现问题时的调试极其困难。FPGA Data Capture in HDL Verifier™允许您定义FPGA中的信号来探测,并自动生成将FPGA板连接到MATLAB所需的组件®或仿真金宝app软件®分析信号。通过一个音频设计示例,了解此功能与Logic Analyzer一起的实际应用。
记录:2017年3月8日
相关产品下载188bet金宝搏
您也可以从以下列表中选择一个网站:
如何获得最佳的网站性能
选择中国站点(中文或英文)以获得最佳站点性能。其他MathWorks国家站点没有针对您所在位置的访问进行优化。