主要内容

HDL代码生成金宝app

从Simulink生成HDL代码金宝app®楷模

通过生成HDL代码并在特定于应金宝app用程序的集成电路(ASIC)或现场可编程门阵列(FPGA)上部署该代码来实现您的Simulink模型或子系统。使用与HDL代码生成兼容的块设计模型。如果模型使用浮点数据,请使用固定点设计器™将其转换为固定点模型。生成HDL代码并验证它与原始算法是否匹配,请在目标硬件上部署HDL代码。

  • 模型和建筑设计
    金宝app支持的块,最佳实践,设计模式,兼容性检查,Simscape建模,时钟和复位信号
  • HDL建模指南
    用于在Simulink模型中设计HDL算法的指导金宝app
  • 代码生成
    HDL代码生成,代码配置,测试板凳生成
  • 确认
    对原始模型的生成HDL代码的仿真和验证,以及FPGA in-in-Loop
  • 部署
    合成脚本并将生成的HDL代码部署到英特尔®,Xilinx.®,speedgeat.®和定制FPGA板
  • 速度和面积优化
    通过资源共享,流,流水线,RAM映射,循环优化改进
  • 报告和脚本
    可追溯性,优化和资源报告;标准合规性,综合脚本