Mathworksは，matlabおよびs金宝appimulink装饰品ファミリーファミリー释放2019bが発表されことを受け，Vision HDL工具箱がFPGAで高于フレーム（HFR）ビデオと高解像度ビデオを，ネイティブなマルチピクセルましにすることをしました。ビデオ，画像处発表ましたビデオ，画像处発表ました。，4Kまたは8kのビデオとと240fps以上の解像度ビデオビデオをする际，动作と装配ののオフのとシミュレーションをトレードますととシミュレーション高度化。
产业用作，医疗医疗，探查（ISR）ののようなアプリケーション高解像ビデオとととととをリアルリアルタイムとととビデオをリアルリアルタイムででするするの设计にははで处するのののにははで处と使使使使使使を达成する必要があり.vision hdl工具箱は，4ピクセルまたは8ピクセルを并列できるを提供します。その基因提供ハードウェアますますそのブロック更ハードウェア実れれ，指定された性によるシミュレーションおよび生成をサポートます。この机械は，ハードウェアエンジニアが画像および动词のエンジニアとととし，画像画像处ハードウェア动力してな抽象抽象抽象で探索シミュレーションをするの役立ち役立ちまたシミュレーションをするのに役立ち役立ちおよびをする化に役立ち役立ち编码器をこの设计ワークフローに追加することで，エンジニアは検证済み高度モデルから，合成可でターゲット依存直接ないないされたvhdlまたはverilogコードコード生成できでき。
Mathworksの首席产品营销经理がありますが，4k，8k，および高フレームビデオ，このトレードオフはさらに难しくいますます。最适解を模索しますますいます。最こと适解度のシミュレーションをうう，エンジニアででレベル（RTL）に取り组む前に，より迅速にアーキテクチャ设计をささのにますます.vision hdl toolboxとそのネイティブネイティブクロックベースのマルチピクセルはは，エンジニアが要件を満たすにしたアルゴリズムのを満たす，すべてすべての详细设定设定自动的にに装。“
Vision HDL Toolboxには，ビジョンシステムをFPGA，ASICおよびSoCデバイスをターゲット设计，包装するのピクセル·ストリーミングアルゴリズムががされいますます。フレームボックスのビデオますますますますいは，遅延，制御信号，ラインバッファーをします。
ツールボックスが提供するするアルゴリズムは，HDL编码器をを使使使て，可読性ある合成可なvhdlおよびverilogコード生成するように设计されいます。生成さたhdlコード，最大8k解像のフレームサイズサイズHFRビデオについて，FPGA上行动作确认です。
Vision HDL Toolbox R2019Bはすでに提供されい。详细については，https://jp.mathworks.com/下载188bet金宝搏products/vision-hdl.html.ををください。
